Blog
8-Lagen-Leiterplatten-Stackup-Design-Leitfaden
Da sich Leiterplattendesigns von einfachen Steuerplatinen zu kompakten Systemen mit dichten Komponenten und Hochgeschwindigkeitsschnittstellen entwickeln, beeinflusst der Stackup weit mehr als nur die Lagenanzahl. Er kann bestimmen, ob die Platine einfach zu routen ist, ob Signale stabile Rückpfade haben und ob das Design zuverlässig gefertigt werden kann.
Wenn eine Standard-Mehrlagenstruktur nicht mehr genügend Platz für die Balance zwischen Routingdichte und elektrischer Leistung bietet, können Designer eine höhere Lagenanzahl in Betracht ziehen. Das Hinzufügen weiterer Lagen macht eine Platine jedoch nicht automatisch besser.
Dieser Leitfaden erklärt, wie Ingenieure eine 8-lagige Leiterplatten-Stackup-Konfiguration für Signalintegrität, PDN-Leistung, Impedanzkontrolle und Herstellbarkeit planen können.
Wann eine 8-lagige PCB-Stackup in Betracht gezogen werden sollte
Eine 4- oder 6-lagige Leiterplatte (PCB) ist oft für viele allgemeine Elektronikprodukte ausreichend. Diese Strukturen eignen sich gut, wenn die Schaltungsdichte moderat ist, die Stromversorgung einfach ist und das Design keine anspruchsvollen Hochgeschwindigkeits-Schnittstellen aufweist.
Eine 8-Lagen-Leiterplatte wird relevant, wenn ein 6-Lagen-Layout zwar noch geroutet werden kann, dies aber nur unter deutlichen Kompromissen möglich ist. Dies kann bei dichten BGA-Gehäusen, FPGA-basierten Schaltungen, mehreren Spannungsversorgungen oder strengeren EMI-Anforderungen der Fall sein.
Der Wert eines 8-lagigen Stackups liegt nicht nur in der zusätzlichen Lagenzahl. Er bietet Ingenieuren mehr Spielraum, um Signalgruppen zu trennen und Strom- und Masse-Strukturen zu organisieren, bevor sie zu einer teureren 10- oder 12-lagigen Leiterplatte übergehen.
Die Hauptvorteile umfassen:
- Mehr Routing-Fläche für dichte Layouts und BGA-Fanout
- Bessere Referenzebenenunterstützung für das Routing von gesteuerten Impedanzen
- Verbesserte Rückpfadkontrolle für Hochgeschwindigkeitssignale
- Flexiblere Strom- und Masseflächenplanung
- Bessere Trennung zwischen digitalen, analogen, Takt- und Stromversorgungsleitungen
- Bessere EMI- und Übersprechunterdrückung als bei Designs mit geringerer Schichtenanzahl
In diesem Sinne stellt eine 8-lagige Leiterplatte oft den praktischen Mittelweg zwischen einem eingeschränkten 6-lagigen Design und einer kostspieligeren Mehrlagenstruktur dar.
Gängige 8-Lagen-Leiterplattenaufbauten
Konfiguration A: Ausgewogene Mixed-Signal-Struktur
| Schicht | Funktion |
|---|---|
| L1 | Signal |
| L2 | Boden |
| L3 | Signal |
| L4 | Kraft |
| L5 | Kraft |
| L6 | Signal |
| L7 | Boden |
| Achtung | Signal |
Diese Struktur verwendet vier Signallagen, zwei Leistungslagen und zwei Masse lagen. Die Signallagen liegen nahe an internen Referenzebenen, was dazu beiträgt, kürzere Rückpfade und ein vorhersagbareres Impedanzverhalten aufrechtzuerhalten.
Konfiguration A eignet sich für Mixed-Signal-Designs wie ADC/DAC-Platinen, kompakte MCU-Systeme und Leiterplatten, die digitale und analoge Schaltungen kombinieren. Sie bietet Designern genügend Leiterbahnplatz, um Signalgruppen zu trennen, während kritische Leiterbahnen nahe an stabilen Referenzebenen gehalten werden.
Die wichtigste Designüberlegung ist die Aufteilung der Leistungsebenen. Wenn die Platine mehrere Spannungsdomänen enthält, müssen möglicherweise die Leistungsebenen aufgeteilt werden, was die Bedeutung von Entkopplung, Kondensatorplatzierung und PDN-Überprüfung erhöht.
Konfiguration B: Strom- und Massefläche gekoppelte Stackup
| Schicht | Funktion |
|---|---|
| L1 | Signal |
| L2 | Boden |
| L3 | Signal |
| L4 | Kraft |
| L5 | Boden |
| L6 | Signal |
| L7 | Kraft |
| Achtung | Signal |
Bei diesem Schichtaufbau werden die Strom- und Masseebenen näher beieinander angeordnet, um die Schleifenfläche im Stromverteilungsnetz zu verringern. Bei richtiger Steuerung des dielektrischen Abstands ermöglicht diese Struktur eine bessere Transientenstromversorgung und eine verbesserte Stromversorgungsintegrität.
Konfiguration B wird häufig in Hochgeschwindigkeits-Digital- oder Hochstromdesigns verwendet, insbesondere bei Platinen mit FPGAs, DDR4, PCIe Gen3, Mehrkernprozessoren oder anderen Geräten, die höhere Anforderungen an die PDN stellen.
Der Kompromiss besteht in einer reduzierten Flexibilität bei der Leiterbahnführung und der Schirmentwurfsplanung. Schirmunterteilungen, Entkopplungspfade und die Rückstromkontinuität müssen sorgfältig geprüft werden.
Konfiguration C: Symmetrische Zuverlässigkeitsstapelung
| Schicht | Funktion |
|---|---|
| L1 | Signal |
| L2 | Boden |
| L3 | Kraft |
| L4 | Signal |
| L5 | Signal |
| L6 | Kraft |
| L7 | Boden |
| Achtung | Signal |
Bei dieser Struktur steht das mechanische Gleichgewicht im Vordergrund. Ein symmetrischerer Schichtaufbau kann dazu beitragen, Verformungen während des Laminier- und Reflow-Prozesses zu verringern, insbesondere bei größeren oder thermisch beanspruchten Leiterplattenbaugruppen.
Konfiguration C eignet sich für industrielle Steuerungen, dichte Bestückungen und Platinen mit großen oder wärmeerzeugenden Komponenten. Sie ist nützlich, wenn mechanische Stabilität ebenso wichtig ist wie die Routingdichte.
Die Einschränkung besteht darin, dass einige Signallagen möglicherweise keine ideale Bezugsebenenlage aufweisen. Designer müssen möglicherweise die Dielektrikum-Dicke, die Leiterbahngeometrie oder die Routing-Strategie anpassen, um die Anforderungen an die gesteuerte Impedanz zu erfüllen.
Signal Layer Zuweisung in einer 8-lagigen Leiterplatte
Nachdem der Stackup ausgewählt wurde, müssen die Designer entscheiden, wie verschiedene Signalgruppen auf die verfügbaren Lagen aufgeteilt werden. Das folgende Beispiel basiert auf einer 8-Lagen-Leiterplatte mit Hochgeschwindigkeitsschnittstellen wie DDR4 und PCIe Gen3.
Oberste Signalebene für PCIe-Differenzialpaare
Schicht 1 wird häufig für kritische Hochgeschwindigkeitssignale wie PCIe-Differentialpaare verwendet. Die Verlegung von PCIe_TX_P/N und PCIe_RX_P/N auf der obersten Schicht kann unnötige Via-Übergänge reduzieren und dazu beitragen, die Signalintegrität zu gewährleisten.
Falls Vias erforderlich sind, werden eine symmetrische Via-Platzierung und Stummelkontrolle wichtig, um die differentielle Balance aufrechtzuerhalten.
Innere Signal-Layer für DDR4-Adress- und Befehlsrouting
Für DDR4-Adress- und Befehlssignale sollten kurze, längengleich angepasste Leiterbahnen und stabile benachbarte Referenzebenen verwendet werden. Zu diesen Signalen können DDR4_A0–A16, RAS#, CAS# und WE# gehören.
Ein praktischer Ansatz besteht darin, Adress- und Befehlsgruppen auf freien inneren Signallagen zu platzieren, wo sie eine konsistente Referenzunterstützung aufrechterhalten und eine unnötige Kopplung mit DDR4-Datenleitungen vermeiden können.
Innere Signallagen für DDR4-Daten- und Strobe-Routing
Die DDR4 DQ- und DQS-Signale sind Hochgeschwindigkeits-Digital-Signale, die eine strikte Leitungsverwaltung erfordern. Sie sollten, wo immer möglich, von schaltenden Steuerleitungen getrennt und mit stabiler Impedanz und Längenanpassung geführt werden.
DQS-Paare sind von besonderer Bedeutung, da sie als Timing-Referenzen für die DDR4-Datenübertragung dienen. Gleichmäßige Abstände, begrenzte Diskontinuitäten und vorhersehbare Rückpfade tragen zum Schutz der Timing-Marge bei.
Untere Signalschicht für langsamere Signale
Ebene 8 wird oft für langsamere Signale wie GPIO, Niedriggeschwindigkeits-Steuerleitungen, Konfigurationssignale und sekundäre Routen verwendet.
Diese Signale sind weniger empfindlich als DDR4- oder PCIe-Leiterbahnen, benötigen aber dennoch eine sorgfältige Planung der Referenzebene. Langsame Signale können immer noch Probleme verursachen, wenn sie Ebenenteilungen kreuzen oder durch rauschende Stromversorgungsbereiche verlaufen.
Masseschichten und Spannungsdomänen
Kontinuierliche Masseflächen bieten niederimpedante Rückleitpfade und helfen bei der Trennung von Hochgeschwindigkeits- und Niedriggeschwindigkeitsbereichen. Wenn Signalebenen nahe an Masseflächen liegen, können Rückströme kürzere und besser vorhersagbare Pfade verfolgen.
Viele 8-lagige Leiterplatten enthalten auch mehrere Spannungsdomänen, wie z.B. 1,2V Kernstromversorgung, 3,3V I/O und 5V Hilfsstromversorgung. Via-Platzierung, Platzierung von Abkoppelkondensatoren und Ebenengrenzen sollten geplant werden, um die Rauschkopplung zwischen Spannungsleitungen zu reduzieren. Bei einigen Designs können Via-Abstandsregeln wie 10–15 mils verwendet werden, um lokale Impedanzdiskontinuitäten zu reduzieren und die Kopplung zwischen Domänen zu kontrollieren.
Optimierung der PDN in einer 8-Lagen-Leiterplatte
Power- und Ground-Plane-Kopplung
Die Verwendung von zwei Stromversorgungsflächen anstelle einer einzigen kann die Stromzufuhr im PDN verbessern. Wenn benachbarte Stromversorgungs- und Masseflächen durch eine dielektrische Schichtdicke von weniger als 4 mils voneinander getrennt sind, lässt sich die PDN-Schleifeninduktivität unter kontrollierten Schichtaufbaubedingungen um etwa 40% reduzieren.
Diese enge Strom-Masse-Kopplung kann dazu beitragen, einen schnellen transienten Strom für FPGA-, DDR4- und Prozessornetzschienen bereitzustellen. Unter bestimmten Designbedingungen kann die Ebenen-zu-Ebenen-Impedanz bei Frequenzen über 100 MHz unter 5 Milliohm gehalten werden.
Multi-Domänen-Leistungsaufteilung
Viele 8-lagige PCBs müssen mehrere Spannungsdomänen unterstützen, wie z.B. 1,2V Kernleistung, 3,3V I/O und 5V Hilfsleistung. Diese Domänen können dieselbe Masse als Referenz nutzen, jedoch müssen ihre Leistungsbereiche und die Verteilung der Via noch sorgfältig kontrolliert werden.
Die Einhaltung eines Abstandes im Bereich von 10–15 mils zwischen verschiedenen Leistungsdomänen kann dazu beitragen, lokale Impedanzdiskontinuitäten zu reduzieren und die Rauschkopplung zwischen Spannungsschienen zu begrenzen. Platinensplits, Via-Platzierung und Entkopplungspfade sollten gemeinsam geplant werden, um jeden Versorgungspfad stabil und gut gegenüber Masse referenziert zu halten.
Thermale Bahnenplanung in dichten PDN-Bereichen
Thermische Via-Arrays können helfen, Wärme von Reglern, MOSFETs und Hochstromkomponenten in interne Kupferlagen zu übertragen.
Zum Beispiel können Arrays aus 10 Millimeter dicken thermischen Vias mit einem Abstand von 12–15 Millimetern die Wärmeableitung von Reglern und MOSFETs verbessern. Unter bestimmten Designbedingungen können 100 thermische Vias eine Reduzierung des thermischen Widerstands von etwa 0,08–0,12°C/W bewirken.
Der tatsächliche thermische Vorteil hängt von der Platinendicke, dem Kupfergewicht, der Vias-Beschichtung, der Kupferflächenverbindung und der Größe der Wärmequelle ab.
Return Path Induktivität für DDR4-Schnittstellen
Für DDR4-Schnittstellen wirken sich das Design des Stromversorgungsnetzes (PDN) und des Rückweges direkt auf die Zeitmargin und das gleichzeitige Schaltrauschen aus. Im hier beschriebenen Auslegungsansatz hilft die Einhaltung einer Rückweginduktivität von weniger als 0,5 nH/Zoll, das gleichzeitige Schaltrauschen während des DDR4-Betriebs zu reduzieren.
Dies erfordert kontinuierliche Referenzebenen, kurze Via-Pfade, korrekte Platzierung der Entkopplung und sorgfältige Trennung zwischen Stromversorgungsbereichen.
Regeln für das Tracing und die Impedanzkontrolle
DDR4-Impedanz und Längenanpassung
Das Routing des DDR4-Datenbusses auf einer 8-Lagen-Leiterplatte erfordert eine sorgfältige Impedanz- und Längensteuerung, um die Setup- und Hold-Margen bei Multi-Gigabit-Raten aufrechtzuerhalten.
Als allgemeine Designbasis können einseitige DDR4 DQ-Leiterbahnen eine Breitenreichweite von 5 bis 8 mils aufweisen, mit einer dielektrischen Trennung von etwa 3,9 mils zur angrenzenden Referenzebene, um eine Zielimpedanz von 50Ω beizubehalten. Die endgültige Leiterbahnbreite sollte dennoch unter Berücksichtigung des tatsächlichen Stackups, der Dielektrizitätskonstante, der Kupferdicke und des Lötmaskenzustands bestätigt werden.
Für die Längenanpassung können ungepufferte DIMM-Schnittstellen eine Toleranz von etwa ±5 mil zulassen, während registrierte DIMM-Schnittstellen bei höheren Taktfrequenzen eine engere Kontrolle, wie ±2 mil, erfordern können. Diese Toleranzen helfen, die Signallaufzeit-Skew zwischen den Byte-Leitungen zu kontrollieren und das Risiko von Timing-Fehlern während gleichzeitiger Lese-/Schreibübergänge zu reduzieren.
Adress- und Steuersignal-Isolierung
Adress- und Steuersignale sollten von störungsbehafteten oder schnell schaltenden Signalgruppen getrennt werden. Bei einem möglichen Verlegungsansatz können Befehlssignale wie A0–A15 auf einer inneren Signalschicht mit 6-mil-Leiterbahnen verlegt werden, während RAS#, CAS# und WE# auf einer anderen Schicht mit 5-mil-Leiterbahnen isoliert werden können.
Bei 1 GHz kann eine 5 mil (ca. 0,127 mm) Leiterbahn mit 3,9 mil (ca. 0,099 mm) dielektrischer Trennung einen Kopplungskoeffizienten von über 0,35 erzeugen, wenn der Abstand nicht ausreichend ist. Die Trennung von Befehlsbussen über verschiedene Lagen kann die Nahlauf-Kopplung reduzieren und zur Minimierung von Timing-Unklarheiten oder falschen Rank-Auswahlereignissen beitragen.
PCIe Gen3 Differenzielle Leitungspaare
PCIe Gen3 differentielle Leiterbahnen verwenden typischerweise eine Leiterbahnbreite von etwa 8 mil und einen Abstand von 3 bis 4 mil innerhalb eines Paares, um eine differentielle Impedanz von 100Ω aufrechtzuerhalten, abhängig vom tatsächlichen Stackup.
Die Paar-Schräglaufabweichung sollte innerhalb von ca. ±10 mil kontrolliert werden. Wenn Vias erforderlich sind, kann ein Back-Drilling oder Controlled-Depth-Drilling notwendig sein, um verbleibende Via-Stubs auf ca. 5 mil zu reduzieren, da Stub-Resonanzen oberhalb von 4 GHz eine signifikante Diskontinuität darstellen können.
PCIe Gen4-Routing-Überlegungen
PCIe Gen4 erfordert eine strengere Leitungsführung als PCIe Gen3. Auf Basis des ursprünglichen Designs erfordert die PCIe Gen4-Leitungsführung eine differentielle Kopplungslänge von mehr als 800 mil unter Beibehaltung von Empfänger-Augenöffnungen von 180 mV oder höher.
Diese Werte sollten durch Simulation und das relevante Chipset- oder Interface-Design-Handbuch bestätigt werden.
Blind durchkontaktierte Löcher und Via-Parasiten
Blind-Vias können im Vergleich zu Durchkontaktierungen Stub-bedingte Reflexionen reduzieren, insbesondere bei High-Speed-Designs mit 8 Lagen, bei denen Diskontinuitäten über 100 MHz wichtiger werden.
Bei Signal-Vias lässt sich die durchschnittliche parasitäre Kapazität auf etwa 0,8 pF schätzen. Eine symmetrische Anordnung der Vias zwischen Differentialpaaren ist wichtig, um das Paarsgleichgewicht und die Impedanzkontinuität aufrechtzuerhalten.
Fertigungsbeschränkungen für 8-lagige Leiterplatten
Über das Seitenverhältnis und die Bohrgrenzen
Das Seitenverhältnis von Durchkontaktierung zu Durchmessser ist eine der Hauptproduktionsbeschränkungen bei 8-lagigen Leiterplatten. Ein üblicher Bereich liegt zwischen 8:1 und 12:1, abhängig von der Leiterplattendicke, dem Bohrdurchmesser, der Plattierungsfähigkeit und den Zuverlässigkeitsanforderungen.
Wenn das Seitenverhältnis zu hoch ist, können die Bohrgenauigkeit, die Galvanisierungsgleichmäßigkeit und die Langzeitzuverlässigkeit beeinträchtigt werden. Höhere Seitenverhältnisse können auch die Kosten erhöhen, da sie eine strengere Prozesskontrolle erfordern.
Prepreg-Dicken zwischen 0,003 und 0,007 Zoll sowie Kerndicken zwischen 0,031 und 0,062 Zoll können die erreichbare Durchdringungstiefe, den Bohrerdurchmesser und den Impedanzbereich beeinflussen.
Blind über Kosten und Prozesskomplexität
Blind-Vias können Stummelreflexionen reduzieren und eine hochdichte Leiterbahnführung ermöglichen, sind jedoch teurer als herkömmliche Durchkontaktierungen.
Bei DDR4- und PCIe-Gen3-Designs können Blind-Vias die Leiterplattenkosten im Vergleich zu Durchkontaktierungen um 40% bis 50% erhöhen, abhängig von den Laminierungsschritten, den Anforderungen an die Laserbohrung, der Ausbeute und den Kapazitäten des Lieferanten.
Blind-Vias sollten für klare Designanforderungen ausgewählt werden, wie z. B. High-Density-BGA-Breakout, Verbesserung der Signalintegrität oder Routing-Beschränkungen.
Kupfergewicht und Mindestleiterbahnbreite
Kupfergewicht beeinflusst sowohl die aktuelle Kapazität als auch die Herstellbarkeit. Halbunzen-Kupfer unterstützt feinere Leiterbahnen, wie z. B. 3-mil-Leiterbahnen für High-Density-BGA-Fanouts, hat aber eine geringere Strombelastbarkeit.
Zwei Unzen Kupfer können höhere Ströme führen, erfordern jedoch normalerweise breitere Leiterbahnen und größere Abstände. Bei einigen Verfahren können 2 Unzen Kupfer minimale Leiterbahnbreiten von etwa 8 Mil erfordern, während Stromstärken von über 15 Ampere zulässig sind.
Dickeres Kupfer erschwert zusätzlich die Ätzsteuerung, was die Impedanzgenauigkeit beeinträchtigen kann.
Laminatsymmetrie und Verzugskontrolle
Ein symmetrischer Aufbau hilft, Verzug nach dem Reflow zu reduzieren. Dies ist besonders wichtig für große Leiterplatten, thermisch belastete Designs oder Baugruppen mit dichten Bauteilen wie FPGAs und DDR4-Bausteinen.
Die Kupferverteilung sollte, wo immer möglich, gleichmäßig über den Stackup verteilt werden. Ungleichmäßige Kupferbelastung kann während der Laminierung und Montage zu Spannungen führen.
DRC-Grenzwerte und Fertigungstoleranzen
Design Rule Checks, oder DRC, definieren herstellbare Grenzwerte für Leiterbahnbreite, Leiterbahnabstand, Via-Durchmesser, Ringübermaß, Lötmaskenabstand und Kupferabstand.
Die Regeln für die DRC sollten auf der Tatsächliche Prozessfähigkeit eines Leiterplattenherstellers. Kupferdickentoleranz und Schwankungen der Dielektrizitätskonstante können Impedanz und die endgültige elektrische Leistung beeinflussen.
Das frühzeitige Festlegen realistischer DRC-Grenzwerte hilft, Herstellungsfehler zu reduzieren und kostspielige Prototypenüberarbeitungen zu vermeiden.
Abschließende Gedanken
Eine zuverlässige Leiterplatte wird nicht allein durch die Lagenanzahl definiert. Sie hängt von der Stapelplanung, der Impedanzkontrolle, den Rückpfaden, dem PDN-Design, der Via-Struktur und der Herstellbarkeit ab, die von Anfang an zusammenarbeiten.
PCBCool Unterstützt Leiterplattenherstellung von 1 bis 40 Lagen, einschließlich Leiterplatten mit kontrollierter Impedanz, HDI-Leiterplatte, Hochgeschwindigkeits-Digitalplatinen und komplexe Multilayer-Designs. Unabhängig davon, ob Ihr Projekt DDR4, PCIe, FPGA, dichte BGA-Fanouts oder schwierige Fertigungsanforderungen umfasst, unsere Ingenieur- und Fertigungsteams können Ihnen helfen, es realisierbar zu machen.
Häufig gestellte Fragen (FAQ)
Ja. Wenn sich diese später ändern, müssen möglicherweise Leiterbahnbreite, Abstand, Impedanz, VIA-Struktur und Routing-Strategie angepasst werden.
A: In vielen Fällen ja. Ein Standard-Stackup ist in der Regel einfacher herzustellen, stabiler in der Produktion und kostengünstiger.
Nein. Wenn das Board keine zeitkritischen oder Hochgeschwindigkeitsschnittstellen enthält, ist die kontrollierte Impedanz möglicherweise nicht erforderlich.
Der Hersteller benötigt die Zielimpedanz, Routing-Lage, Bezugsebene, Leitungsbreiten- oder Abstandslimits, Platinendicke, Kupfergewicht, dielektrisches Material und den Lötmaskenzustand. Für differentielle Paare sollten auch der Paarabstand und die Routing-Lage bestätigt werden.
A: Die Kosten steigen normalerweise, wenn das Board engere Leitungsabstände, kleinere Vias, vergrabene oder blinde Vias, Rückbohren, Spezialmaterialien, dickeres Kupfer, gesteuerte Impedanzen, eine schwierige Oberflächenbeschaffenheit oder strengere Inspektionsanforderungen erfordert.
A: Für Leiterplatten mit kontrollierter Impedanz, ja. Ein Impedanz-Coupon hilft bei der Überprüfung, ob die fertige Leiterplatte nach der Fertigung der Zielimpedanz entspricht, anstatt sich nur auf Berechnungen zu verlassen.
Senden Sie Ihre Designdateien, Stapelanforderungen, Impedanzziele, Stückzahl und Anwendungshinweise. Sollten Ihre Dateien unvollständig sein, senden Sie bitte Ihre Produktanforderungen und den aktuellen Designstatus. PCBCool kann das Projekt prüfen, Fertigungsrisiken identifizieren und die nächsten Schritte zur Produktion vorschlagen.
Abraash Vnest arbeitet an verteidigungsbezogenen Elektronikprojekten, mit Schwerpunkt auf Schaltplanentwicklung, Fehlersuche, Prüfung und technischer Dokumentation. Er entwickelt zudem STM32-Firmware und implementiert industrielle Kommunikationsprotokolle wie CAN.
