Blog
6-Schicht-HDI-ADAS-Computerplatinen-Leiterplatten-Fallstudie
PS Electronics fertigte eine 6-lagige HDI-Leiterplatte für ein Open-Source-ADAS-Rechengerät – wobei ein Qualcomm Snapdragon 845 BGA über lasergestanzte Mikrovias und Via-in-Pad-Strukturen auf FR4-Material mit hohem Tg-Wert und ENIG-Beschichtung verlegt wurde. Die Pilotproduktion von 1.000 Einheiten erzielte eine Ausbeute von 98,51 TP3T im Rahmen eines vierstufigen Prüfprotokolls (AOI, Röntgenprüfung, elektrische Prüfung, Flying Probe), und das Programm hat auf eine stabile monatliche Produktion von 2.500 Platinen umgestellt.
Nun wollen wir uns das Projekt ansehen und wie PS Electronics dem Kunden bei der Lösung von Fertigungsproblemen geholfen hat.
Projekt Hintergrund
Kundenprofil
Ein Open-Source-Unternehmen für autonomes Fahren, gegründet 2016 in den USA. Ihre Fahrerassistenzplattform unterstützt Hunderte von Fahrzeugmodellen weltweit – rein kamerabasiert, ohne LiDAR, ohne Radar. Das Unternehmen entwickelt sowohl den Software-Stack als auch die auf der Windschutzscheibe montierte Computerhardware, die ihn ausführt.
- Drei Kameras für den Automobilbereich – zwei nach vorne gerichtet (Weitwinkel + Tele), eine Infrarot-Fahrersimulationskamera
- Qualcomm Snapdragon 845 SoC — Octa-Core Kryo 385 mit 2,8 GHz, Adreno 630 GPU, KI-Engine der 3. Generation für Echtzeit-Trajektorienvorhersage
- GPS/IMU, LTE-Modem, Bluetooth 5.0, USB-C-Erweiterung
- Samsung SSD (250 GB) für lokale Datenprotokollierung
Das Gerät wird direkt an die Windschutzscheibe montiert. Die Kabinentemperaturen unter direkter Sonneneinstrahlung erreichen regelmäßig 85 °C und steigen weiter an. Anwender in heißen Klimazonen haben thermisches Drosseln und Hardwareverschlechterung durch anhaltende Hitze dokumentiert.
Projektspezifikationen
Hier sind die PCB-Anfrageinformationen, die uns der Kunde gesendet hat:
| Artikel | Detail |
|---|---|
| Produkt | 6-Schicht-HDI-Computing-Board für Open-Source-Fahrassistenzgerät |
| System-on-a-Chip | Qualcomm Snapdragon 845, 12,4 mm × 12,4 mm BGA |
| Material | Hoch-Tg FR4 (IPC-4101/126), ENIG-Oberfläche (IPC-4552B) |
| Monatliche Volumen | 2.500 Tafeln |
| Schlüsselbeschränkung | HDI-Fertigung bei mittleren Stückzahlen mit thermischer Zuverlässigkeit für die Automobilindustrie |
Wo das Projekt schwierig wurde
Laserschweißen war zwingend erforderlich
Der Snapdragon 845 befindet sich in einem 12,4 mm × 12,4 mm großen Molded Embedded Package BGA. Bei diesem Pitch ist ein Dog-Bone-Routing auf der obersten Lage geometrisch unmöglich – es ist nicht genügend Platz zwischen den Pads, um Signale mit herkömmlichen plattierten Durchgangslöchern herauszuführen.
Dies erfordert einen Aufbau mit hoher Dichte: lasergebohrte Mikrobohrungen (≤150 μm fertiges Loch, nach IPC-2226), Via-in-Pad überplattiert (VIPPO), um Signale direkt von BGA-Pads zu inneren Lagen zu führen, und sequentielle Laminierung zum Aufbau von Mikrobohrungs-Lagen über dem Kern.
Ohne UV/CO2-Laserbohrung, Vakuum-Via-Plugging für VIPPO und die sequenzielle Laminierung unter kontrollierter Umgebung — diese Platine wird nicht hergestellt.
Herausforderung bei den Kosten für mittlere Volumina
Zu groß für Schnellturn-Prototypen-Häuser. Die Stückkosten zu Prototypenpreisen machen 2.500 Einheiten finanziell unrentabel. Prototypenwerkstätten fehlt die Volumenmaterialbeschaffung, um die Kosten für HDI-Laminat angemessen zu halten.
Zu klein für die Aufmerksamkeit von Tier-1-EMS-Anbietern. Große Auftragsfertiger optimieren für Stückzahlen von 50.000+. Ein HDI-Programm mit 2.500 Einheiten löst MOQ-Strafen aus, wird in Spitzenzeiten zurückgestellt und leidet unter langen Lieferzeiten.
Zu komplex für reguläre Leiterplattenfabriken. Standard-Multilayer-Fertigungsanlagen verfügen nicht über Laserbohr- oder sequenzielle Laminierausrüstungen. Die Auslagerung dieser Arbeiten an eine Fabrik ohne entsprechende Fähigkeiten kann zu fremdvergebenden Teilprozessen, geteilter Verantwortlichkeit und Ausbeuteproblemen führen.
Wie PS Electronics das Projekt gehandhabt hat
HDI-Fertigung
Das 6-Lagen-Stackup verwendet Hoch-Tg-FR4-Laminat (IPC-4101/126, Tg 170–200 °C) mit ENIG-Oberflächenveredelung gemäß IPC-4552B. Mikro Via's werden mit einem Laserdurchmesser von ≤150 μm gebohrt, wobei ein Aspektverhältnis von 0,75:1 eingehalten wird – enger als das IPC-2226-Maximum von 1:1 –, um eine gleichmäßige Kupferabscheidung während der Galvanisierung zu gewährleisten. Via-in-Pad-Strukturen ermöglichen die direkte Ableitung von BGA-Signalen auf innere Leiterbahnen.
PS Electronics fertigt starre Leiterplatten von 1 bis 40 Lagen mit 2 mil/2 mil (50 µm) Leiterbahnbreite und -abstand. Das Snapdragon 845 Escape Routing liegt innerhalb der Standardproduktionskapazität und nicht am Rande dessen, was die Fabrik leisten kann.
DFM-Überprüfung
Das Ingenieurteam führte eine Fertibilitätsprüfung durch, bevor die Angebotserstellung erfolgte. Der Gerber-Datensatz war einwandfrei – das Layout des Kunden war von Anfang an HDI-fähig. Die DFM-Bestätigung umfasste die BGA-Pad-Geometrie, die Platzierung von Microvias in Bezug auf Wärmezonen, das Kupfergleichgewicht über die Lagen hinweg und die Platinenauslastung.
Pilot-zu-Produktions-Pfad
Das Programm folgte einer gestaffelten Einführung: ein Pilotlauf von 1.000 Einheiten zur Prozessvalidierung, gefolgt von einer gestaffelten Preisgestaltung bei 5.000 / 10.000 / 15.000 Einheiten. Ein Startup mit 30 Mitarbeitern möchte keine sechsstelligen Produktionsausgaben tätigen, bevor es Ertragsdaten gesehen hat. Dieses Modell liefert ihnen diese Daten zuerst.
Material- und Stapelaufbau-Entscheidungen
Drei Materialentscheidungen sind hier von Bedeutung – jede einzelne ist an die Realitäten eines Bordcomputers gebunden, der an einer Windschutzscheibe eines Autos angebracht ist.
ENIG für BGA-Planarität
HASL hinterlässt kuppelförmige Lötmittelablagerungen. Setzen Sie einen starren 12,4-mm-BGA auf unebene HASL-Pads und Sie erhalten beim Reflow offene Stromkreise und Lötbrücken. ENIG bietet Ihnen chemisch abgeschiedene Ebenheit.
ENIG hat jedoch einen eigenen Ausfallmodus: das Black-Pad-Syndrom. Aggressive Goldbadchemie überätzt die Nickelschranke, wodurch eine spröde, phosphorreiche Schicht darunter zurückbleibt, die bei thermischer Wechselbelastung unsichtbar bricht. IPC-4552B regelt dies – Nickel bei 3,0–6,0 μm, Gold bei 0,05–0,125 μm, mittlerer Phosphorgehalt eng überwacht.
Hoch-Tg FR4 hält Microvias am Leben
Unterhalb der Glasübergangstemperatur (Tg) weist FR4 einen CTE (Wärmeausdehnungskoeffizient) in Z-Richtung von 50–70 ppm/°C auf. Oberhalb der Tg steigt dieser Wert auf 250–300 ppm/°C an. Kupfer-Via-Wände dehnen sich mit etwa 17 ppm/°C aus.
Wenn eine Standard-FR4-Platine (Tg 130–140 °C) beim bleifreien Reflow 260 °C erreicht – oder jahrelang bei über 85 °C im Armaturenbrett eines Fahrzeugs in Texas liegt –, dehnt sich das Harz vertikal 12–15 Mal schneller aus als der Kupferkern. Der Kern reißt. Ein Hoch-Tg-Laminat (Tg 170–200 °C gemäß IPC-4101/126) verschiebt diese Ausfallgrenze deutlich über die Betriebs- und Reflow-Temperaturen hinaus.
VIPPO erschließt das Routing
Der Snapdragon 845 BGA fasst Hunderte von Pins auf einer Fläche von 12,4 mm × 12,4 mm. VIPPO platziert Mikro-Vias direkt innerhalb der BGA-Pads – gefüllt mit Epoxidharz, planarisiert und verkupfert. Signale fallen sofort auf innere Lagen ab und umgehen so die Oberflächenüberlastung, die ansonsten das Design auf 8+ Lagen oder eine größere Platine zwingen würde.
Ergebnisse des Pilotlaufs
Die erste Stufe war ein Pilotprojekt mit 1.000 Einheiten:
| Metrik | Ergebnis |
|---|---|
| Tatsächlich geliefert | 1.060 Platten |
| Erstristhöchstausbeute | 98.5% |
| Inspektionsmethoden | AOI + Röntgenprüfung + elektrischer Test + Flying Probe |
| Lieferung | 3 Wochen nach Auftragsbestätigung |
| Kundenakzeptanz | Aussehenqualität genehmigt; interne Funktionstests werden durchgeführt |
Röntgenprüfung ist bei BGA-Leiterplatten unabdingbar. Lötverbindungen unter einem BGA-Gehäuse sind nicht sichtbar – Lufteinschlüsse, Kurzschlüsse und Head-in-Pillow-Defekte sind für die optische Inspektion unsichtbar. Und Flying Probe validiert die Netzkonnektivität ohne eine kundenspezifische Testaufnahme – bei 2.500 Einheiten/Monat kann die Werkzeugkosten für die Aufnahme, die sich bei 50.000+ lohnen, nicht gerechtfertigt werden.
Inspektion und Qualitätskontrolle
Nichts verlässt die Fertigungslinie, ohne drei Tore passiert zu haben – und bei HDI-Leiterplatten hat jedes Tor Zähne.
- Eingangsquitätskontrolle Das High-Tg-Laminat wird vor dem Kontakt mit der Presse mit einer Tg von ≥170 °C zertifiziert. Die Nickel-/Golddicke gemäß ENIG wird anhand der IPC-4552B überprüft. Die Haftfestigkeit der Kupferfolie wird kontrolliert. Wenn das Material außerhalb der Spezifikation liegt, gelangt es nicht in die Fertigungslinie.
- Qualitätskontrolle im Prozess Laser-Bohrtiefe und -durchmesser, sequentielle Laminationseinstellung, VIPPO-Füllintegrität, Plattierungsverteilung – alles wird in Echtzeit überwacht. Eine Abweichung löst eine automatische Chargenhaltung aus.
- Ausgehende Qualitätskontrolle 100% AOI, Röntgenprüfung an jeder BGA-Position, elektrischer Test, Netzdurchgangsprüfung mit Flying-Probe-System. Keine Stichprobenprüfung. Jede Leiterplatte durchläuft alle vier Prüfverfahren.
Bei einem Gerät, das in einem fahrenden Fahrzeug installiert ist, kostet ein Ausfall im Einsatz mehr als ein Jahr 100%-Prüfung. Diese Rechnung ist nicht kompliziert.
Abschließende Gedanken
Im Rahmen des Pilotprojekts wurde die gesamte Fertigungskette validiert – Beschaffung von HDI-Laminaten, sequenzielle Laminierung, Laserbohren, ENIG-Beschichtung sowie eine vierstufige Prüfung. Die First-Pass-Ausbeute betrug 98,51 TP3T bei 1.000 Leiterplatten. Der Kunde hat die optische Qualität abgenommen. Das Programm wurde auf 2.500 Einheiten pro Monat ausgeweitet.
Die gestufte Vorgehensweise – zuerst die Pilotierung, dann die Preisgestaltung – ermöglichte einem Startup mit 30 Mitarbeitern, reale Ertragsdaten zu sehen, bevor Produktionskapital gebunden wurde. Und der Durchsatz von PS Electronics bedeutet, dass die monatliche Produktion von 2.500 Einheiten während der Hauptsaison niemals um Produktionszeit konkurriert.
Für anspruchsvolle HDI-Leiterplattenprojekte So wie dies, PCBCool dient als die digitale Online-Marke von PS Electronics und unterstützt Kunden beim Zugang zu Engineering-Überprüfungen, zertifizierter Fertigung und Multi-Site-Produktionsunterstützung für eine stabile Produktion.
Häufig gestellte Fragen
Wenn die Haupt-BGA, der Speicher oder die High-Density-Schnittstelle mit herkömmlichen Durchgangslöchern nicht sauber geroutet werden können. Wenn das Escape-Routing zusätzliche Lagen, eine größere Platinengröße oder riskante Leiterbahngeometrien erzwingt, sollte HDI frühzeitig geprüft werden.
Das größte Risiko ist nicht der Bau des ersten Boards. Die entscheidende Herausforderung besteht darin, den Prozess nach der Pilotphase stabil zu halten, insbesondere wenn Laserdurchkontaktierung, VIPPO, ENIG-Beschichtung und BGA-Inspektion die Ausbeute beeinflussen.
Bei HDI-Leiterplatten hängt der Preis stark von der Stapelung, der Mikrovia-Struktur, der Oberflächengüte, der Platinenauslastung und den Inspektionsanforderungen ab. Ein Angebot ohne DFM-Prüfung kann die tatsächlichen Fertigungsrisiken übersehen.
BGA-Pad-Geometrie, Escape-Routing, Mikro-Via-Platzierung, Via-in-Pad-Füllung, Lötstoppmaskenabstand, Kupferbalance und Röntgeninspektionsstrategie sollten vor der Produktion überprüft werden.
Der Pilotlauf bestätigte, ob die gesamte Fertigungskette das Design unterstützen konnte, nicht nur, ob ein einzelnes Muster gefertigt werden konnte. Er lieferte dem Kunden reale Ausbeute- und Lieferdaten, bevor er sich zur monatlichen Produktion verpflichtete.
Die Erstausbeute zeigt, wie stabil der Prozess vor Nacharbeit oder Korrektur ist. Bei HDI-Leiterplatten mit verdeckten BGA-Anschlüssen und Microvia-Strukturen ist sie einer der nützlichsten Indikatoren vor der Skalierung der Produktion.
Dieses Volumen ist oft zu groß für die Prototypenpreisgestaltung, aber zu klein für die Priorität von Tier-1 EMS. Der richtige Lieferant benötigt sowohl die Fähigkeit im HDI-Prozess als auch ausreichende Produktionsflexibilität, um mittelgroße Stückzahlen zu unterstützen.
Via-in-pad wird notwendig, wenn nicht genügend Platz für die Oberflächenverlegung von Signalen aus dem BGA-Pad-Feld vorhanden ist. In dieser Situation ist VIPPO Teil der herstellbaren Routing-Strategie und keine reine Layout-Präferenz.
Andy ist ein erfahrener Profi aus der Leiterplattenindustrie mit jahrzehntelanger Erfahrung in der Leiterplattenfertigung, -montage und im Kundensupport. Bei PCBCool leitet er das Marketingteam und hilft dabei, praktische Projekterfahrungen in nützliche technische Inhalte für Ingenieure, Einkäufer und Produktentwickler umzuwandeln.
