Blog
Guía de diseño de apilamiento de placas de circuito impreso de 8 capas
A medida que los diseños de PCB pasan de simples placas de control a sistemas compactos con componentes densos e interfaces de alta velocidad, la pila de capas comienza a afectar mucho más que el número de capas. Puede determinar si la placa es fácil de enrutar, si las señales tienen rutas de retorno estables y si el diseño se puede fabricar de manera confiable.
Cuando una estructura multicapa estándar ya no proporciona suficiente espacio para equilibrar la densidad de enrutamiento y el rendimiento eléctrico, los diseñadores pueden comenzar a considerar un mayor número de capas. Sin embargo, agregar más capas no crea automáticamente una placa mejor.
Esta guía explica cómo los ingenieros pueden planificar un stackup de PCB de 8 capas para la integridad de la señal, el rendimiento de la PDN, el control de impedancia y la fabricabilidad.
Cuándo considerar una pila de PCB de 8 capas
Un PCB de 4 o 6 capas suele ser suficiente para muchos productos electrónicos de uso general. Estas estructuras funcionan bien cuando la densidad del circuito es moderada, la estructura de potencia es simple y el diseño no incluye interfaces de alta velocidad exigentes.
Una placa de circuito impreso de 8 capas se vuelve digna de consideración cuando un diseño de 6 capas aún se puede enrutar, pero solo con compromisos evidentes. Esto puede suceder con paquetes BGA densos, circuitos basados en FPGA, múltiples rieles de voltaje o requisitos EMI más estrictos.
El valor de una pila de 8 capas no reside únicamente en el número de capas adicionales. Brinda a los ingenieros más espacio para separar grupos de señales y organizar las estructuras de alimentación y tierra antes de pasar a una PCB de 10 o 12 capas más costosa.
Las ventajas principales incluyen:
- Más espacio de enrutamiento para diseños densos y propagación de BGA
- Mejor soporte del plano de referencia para el enrutamiento de impedancia controlada
- Control mejorado de la ruta de retorno para señales de alta velocidad
- Planificación de planos de masa y alimentación más flexibles
- Mejor separación entre circuitos digitales, analógicos, de reloj y de alimentación.
- Mejor control de EMI y diafonía que los diseños de menor número de capas
En este sentido, una PCB de 8 capas es a menudo el punto medio práctico entre un diseño limitado de 6 capas y una estructura multicapa de mayor costo.
Configuraciones Comunes de Apilamiento de PCB de 8 Capas
Configuración A: Apilamiento Mixto de Señales Equilibrado
| Capa | Función |
|---|---|
| L1 | Señal |
| L2 | Suelo |
| N3 | Señal |
| L4 | Poder |
| L5 | Poder |
| L6 | Señal |
| L7 | Suelo |
| L8 | Señal |
Esta estructura utiliza cuatro capas de señal, dos capas de alimentación y dos capas de tierra. Las capas de señal están cerca de planos de referencia internos, lo que ayuda a mantener trayectorias de retorno más cortas y un comportamiento de impedancia más predecible.
La Configuración A es adecuada para diseños de señales mixtas, como placas ADC/DAC, sistemas compactos de MCU y PCBs que combinan circuitos digitales y analógicos. Proporciona a los diseñadores suficiente espacio de enrutamiento para separar grupos de señales y al mismo tiempo mantener las trazas críticas cerca de planos de referencia estables.
La principal consideración de diseño es la partición del plano de potencia. Si la placa incluye varios dominios de voltaje, las capas de potencia pueden necesitar dividirse, lo que aumenta la importancia de la desacoplación, la ubicación de los capacitores y la revisión de la PDN.
Configuración B: Pila acoplada de plano de potencia y plano de tierra
| Capa | Función |
|---|---|
| L1 | Señal |
| L2 | Suelo |
| N3 | Señal |
| L4 | Poder |
| L5 | Suelo |
| L6 | Señal |
| L7 | Poder |
| L8 | Señal |
Esta configuración apila los planos de alimentación y tierra más juntos para reducir el área de bucle en la red de distribución de energía. Cuando el espaciado dieléctrico se controla adecuadamente, esta estructura puede admitir una mejor entrega de corriente transitoria y una integridad de potencia mejorada.
La configuración B se usa frecuentemente en diseños de alta velocidad digital o de alta corriente, especialmente en placas con FPGA, DDR4, PCIe Gen3, procesadores multinúcleo u otros dispositivos que imponen mayores exigencias a la PDN.
La contrapartida es una menor flexibilidad en el enrutamiento y la planificación de planos. Las divisiones de plano, los caminos de desacoplamiento y la continuidad de la corriente de retorno requieren una revisión cuidadosa.
Configuración C: Apilamiento de fiabilidad simétrico
| Capa | Función |
|---|---|
| L1 | Señal |
| L2 | Suelo |
| N3 | Poder |
| L4 | Señal |
| L5 | Señal |
| L6 | Poder |
| L7 | Suelo |
| L8 | Señal |
Esta estructura se centra en el equilibrio mecánico. Una pila más simétrica puede ayudar a reducir la deformación durante la laminación y el reflujo, especialmente en ensamblajes de PCB más grandes o sometidos a estrés térmico.
La configuración C es adecuada para controladores industriales, ensamblajes densos y placas con componentes grandes o que generan calor. Es útil cuando la estabilidad mecánica es tan importante como la densidad de enrutamiento.
La limitación es que algunas capas de señal pueden no tener una adyacencia ideal con el plano de referencia. Los diseñadores pueden necesitar ajustar el grosor del dieléctrico, la geometría de la traza o la estrategia de enrutamiento para cumplir con los requisitos de impedancia controlada.
Asignación de Capas de Señal en una PCB de 8 Capas
Una vez seleccionado el stackup, los diseñadores deben decidir cómo asignar los diferentes grupos de señales a través de las capas disponibles. El siguiente ejemplo se basa en una PCB de 8 capas con interfaces digitales de alta velocidad como DDR4 y PCIe Gen3.
Capa de Señal Superior para Pares Diferenciales de PCIe
La capa 1 se usa a menudo para señales críticas de alta velocidad, como los pares diferenciales PCIe. Enrutar PCIe_TX_P/N y PCIe_RX_P/N en la capa superior puede reducir transiciones de vía innecesarias y ayudar a preservar la integridad de la señal.
Si se requieren vías, la colocación simétrica de las vías y el control de las colas se vuelven importantes para mantener el balance diferencial.
Capas de Señal Interna para el Enrutamiento de Direcciones y Comandos DDR4
Las señales de dirección y de comando DDR4 deben utilizar trazas cortas y de igual longitud, así como planos de referencia adyacentes estables. Estas señales pueden incluir DDR4_A0–A16, RAS#, CAS# y WE#.
Un enfoque práctico es colocar los grupos de direcciones y comandos en capas de señal internas disponibles donde puedan mantener un soporte de referencia consistente y evitar un acoplamiento innecesario con las líneas de datos DDR4.
Capas de Señal Interna para Enrutamiento de Datos y Señal de Reloj DDR4
Las señales DDR4 DQ y DQS son señales digitales de alta velocidad que requieren un control estricto del enrutamiento. Deben separarse de las líneas de control de conmutación siempre que sea posible y enrutarse con impedancia estable y coincidencia de longitud.
Los pares DQS son especialmente importantes porque actúan como referencias de temporización para la transferencia de datos DDR4. El espaciado uniforme, las discontinuidades limitadas y las rutas de retorno predecibles ayudan a proteger el margen de temporización.
Capa de Señal Inferior para Señales Más Lentas
La Capa 8 se usa a menudo para señales más lentas como GPIO, líneas de control de baja velocidad, señales de configuración y enrutamiento secundario.
Estas señales son menos sensibles que las trazas DDR4 o PCIe, pero aún así necesitan una planificación adecuada del plano de referencia. Las señales lentas aún pueden crear problemas si cruzan divisiones de plano o pasan a través de áreas de potencia ruidosas.
Planos de Tierra y Dominios de Voltaje
Los planos de tierra continuos proporcionan trayectorias de retorno de baja impedancia y ayudan a aislar dominios de alta y baja velocidad. Cuando las capas de señal están cerca de los planos de tierra, las corrientes de retorno pueden seguir trayectorias más cortas y predecibles.
Muchos PCBs de 8 capas también incluyen múltiples dominios de voltaje, como alimentación interna de 1.2V, E/S de 3.3V y alimentación auxiliar de 5V. La ubicación de los vias, la ubicación de los condensadores de desacoplo y los límites de los planos deben planificarse para reducir el acoplamiento de ruido entre los rieles de voltaje. En algunos diseños, se pueden usar reglas de espaciado de vias como 10–15 mils para reducir la discontinuidad de impedancia local y controlar el acoplamiento entre dominios.
Optimización de PDN en una PCB de 8 capas
Acoplamiento de planos de alimentación y tierra
El uso de dos planos de alimentación en lugar de uno solo puede mejorar el suministro de corriente de la red de distribución de potencia (PDN). Cuando los planos de alimentación y de tierra adyacentes están separados por un espesor dieléctrico inferior a 4 milésimas de pulgada, la inductancia del bucle de la PDN puede reducirse en aproximadamente un 40% en condiciones de apilamiento controladas.
Este acoplamiento cercano de potencia a tierra puede ayudar a entregar corriente transitoria rápida a los rieles de alimentación de FPGA, DDR4 y procesadores. En algunas condiciones de diseño, la impedancia de plano a plano se puede mantener por debajo de 5 miliohmios a frecuencias superiores a 100 MHz.
Partición de potencia multidominio
Muchas placas de circuito impreso (PCB) de 8 capas necesitan soportar múltiples dominios de voltaje, como la alimentación central de 1.2V, la E/S de 3.3V y la alimentación auxiliar de 5V. Estos dominios pueden compartir la misma referencia de tierra, pero sus regiones de alimentación y la asignación de vías aún deben controlarse cuidadosamente.
Mantener el espacio entre vías en el rango de 10 a 15 milésimas de pulgada entre diferentes dominios de potencia puede ayudar a reducir la discontinuidad de impedancia local y limitar el acoplamiento de ruido entre los raíles de voltaje. Las divisiones de plano, la colocación de vías y las rutas de desacoplamiento deben planificarse conjuntamente para mantener cada ruta de suministro estable y bien referenciada a tierra.
Planificación de Vías Térmicas en Áreas Densas de PDN
Las matrices térmicas también pueden ayudar a transferir el calor de los reguladores, MOSFETs y componentes de alta corriente a las capas internas de cobre.
Por ejemplo, matrices de 10 mil vías térmicas espaciadas entre 12 y 15 mil pueden mejorar la disipación de calor de los reguladores y los MOSFET. En algunas condiciones de diseño, 100 vías térmicas pueden proporcionar una reducción de la resistencia térmica de aproximadamente 0.08–0.12 °C/W.
El beneficio térmico real depende del grosor de la placa, el peso del cobre, el plateado de los vías, la conexión del plano de cobre y el tamaño de la fuente de calor.
Inductancia de la ruta de retorno para interfaces DDR4
Para las interfaces DDR4, el diseño de la PDN y de la ruta de retorno afectan directamente el margen de tiempo y el ruido de conmutación simultánea. En la base de diseño descrita aquí, mantener la inductancia de la ruta de retorno por debajo de 0.5 nH/pulgada ayuda a reducir el ruido de conmutación simultánea durante la operación DDR4.
Esto requiere planos de referencia continuos, rutas de vías cortas, ubicación adecuada de desacoplo y una cuidadosa separación entre dominios de potencia.
Reglas de trazado de rutas y control de impedancia
Impedancia y coincidencia de longitud DDR4
Enrutar el bus de datos DDR4 en una PCB de 8 capas requiere un control cuidadoso de la impedancia y la longitud para mantener los márgenes de configuración y retención a velocidades multigigabit.
Como base de diseño general, las pistas DDR4 de terminación única pueden usar un rango de ancho de 5 a 8 mils, con una separación dieléctrica de aproximadamente 3.9 mils respecto al plano de referencia adyacente, para mantener una impedancia objetivo de 50Ω. El ancho final de la pista aún debe confirmarse según el stackup real, la constante dieléctrica, el grosor del cobre y la condición de la máscara de soldadura.
Para la coincidencia de longitudes, las interfaces DIMM sin búfer pueden permitir una tolerancia de aproximadamente ±5 milésimas de pulgada, mientras que las interfaces DIMM registradas a frecuencias de reloj más altas pueden requerir un control más estricto, como ±2 milésimas de pulgada. Estas tolerancias ayudan a controlar la dispersión del retardo de propagación entre los carriles de bytes y a reducir el riesgo de fallos de temporización durante las transiciones simultáneas de lectura/escritura.
Aislamiento de dirección y señal de control
Las señales de dirección y control deben separarse de los grupos de señales ruidosas o de conmutación rápida. En un enfoque de trazado, las señales de comando, como A0–A15, pueden trazarse en una capa de señales interna con trazas de 6 mil, mientras que RAS#, CAS# y WE# pueden aislarse en otra capa con trazas de 5 mil.
A 1 GHz, una traza de 5 mil con una separación dieléctrica de 3.9 mil puede producir un coeficiente de acoplamiento peor que 0.35 cuando el espaciado es insuficiente. Separar los buses de comandos por capa puede reducir el acoplamiento de extremo cercano y ayudar a minimizar la ambigüedad de temporización o los eventos de selección de rango falsos.
Enrutamiento de par diferencial PCIe Gen3
Las rutas diferenciales PCIe Gen3 típicamente usan un ancho de traza de alrededor de 8 mil y un espaciado intra-par de 3 a 4 mil para mantener una impedancia diferencial de 100Ω, dependiendo del stackup real.
El desvío en par (pair skew) debe controlarse dentro de aproximadamente ±10 mil (0,01 pulgadas). Cuando se requieren vías (vias), puede ser necesario el retroperforado (back-drilling) o el taladrado de profundidad controlada para reducir los tocones de vía residuales a aproximadamente 5 mil (0,005 pulgadas), ya que la resonancia de los tocones puede convertirse en una discontinuidad importante por encima de los 4 GHz.
Consideraciones de Rutado PCIe Gen4
PCIe Gen4 requiere un control de enrutamiento más estricto que PCIe Gen3. En la base de diseño original, el enrutamiento de PCIe Gen4 requiere una longitud de acoplamiento diferencial mayor que 800 mil mientras se mantienen aperturas del ojo del receptor de 180 mV o superiores.
Estos valores deben confirmarse mediante simulación y la guía de diseño del chipset o interfaz correspondiente.
Vías ciegas y parásitos de vías
Los vias ciegos pueden reducir las reflexiones relacionadas con los extremos en comparación con los vias pasantes, especialmente en diseños de 8 capas de alta velocidad donde las discontinuidades superiores a 100 MHz se vuelven más importantes.
Para las vías de señal, la capacitancia parásita promedio puede estimarse en aproximadamente 0,8 pF. La colocación simétrica de las vías entre pares diferenciales es importante para mantener el balance del par y la continuidad de la impedancia.
Restricciones de fabricación para PCB de 8 capas
Relación de aspecto y límites de perforación
La relación de aspecto vía-pasante es una de las principales restricciones de fabricación en PCBs de 8 capas. Un rango común es de 8:1 a 12:1, dependiendo del grosor de la placa, el diámetro del taladro, la capacidad de metalización y los requisitos de fiabilidad.
Si la relación de aspecto es demasiado alta, la precisión de la perforación, la uniformidad del recubrimiento y la confiabilidad a largo plazo pueden verse afectadas. Las relaciones de aspecto más altas también pueden aumentar el costo porque requieren un control de proceso más estricto.
Los espesores de preimpregnado entre 0.003 y 0.007 pulgadas y los espesores del núcleo entre 0.031 y 0.062 pulgadas pueden influir en la profundidad de vía alcanzable, el tamaño de la broca y el rango de impedancia.
Vía ciega y complejidad del proceso
Las vías ciegas pueden reducir las reflexiones de los extremos y soportar el enrutamiento de alta densidad, pero son más caras que las vías pasantes estándar.
En los diseños DDR4 y PCIe Gen3, las vías ciegas pueden aumentar el coste de la placa de circuito impreso entre un 40 % y un 50 %, en comparación con las estructuras de vías pasantes, dependiendo de los pasos de laminación, los requisitos de perforación con láser, el rendimiento y la capacidad del proveedor.
Se deben seleccionar vías ciegas para necesidades de diseño claras, como la separación de BGA de alta densidad, la mejora de la integridad de la señal o las limitaciones de enrutamiento.
Grosor de Cobre y Ancho Mínimo de Pista
Peso de cobre afecta tanto la capacidad actual como la fabricabilidad. El cobre de media onza puede soportar pistas más finas, como pistas de 3 mil para la salida de BGA de alta densidad, pero tiene una menor capacidad de transporte de corriente.
El cobre de dos onzas puede soportar una corriente más alta, pero generalmente requiere pistas más anchas y un mayor espaciado. En algunos procesos, el cobre de 2 oz puede requerir anchos de pista mínimos de alrededor de 8 milésimas de pulgada, permitiendo corrientes de pista superiores a 15 amperios.
El cobre más grueso también dificulta el control del grabado, lo que puede afectar la precisión de la impedancia.
Control de Simetría y Deformación de Laminación
Una pila simétrica ayuda a reducir la deformación después del reflujo. Esto es especialmente importante para placas grandes, diseños con estrés térmico o ensamblajes con componentes densos como dispositivos FPGA y DDR4.
La distribución del cobre debe estar equilibrada en el stackup siempre que sea posible. Una carga de cobre desigual puede crear tensiones durante la laminación y el ensamblaje.
Límites de DRC y Tolerancias de Fabricación
Las verificaciones de reglas de diseño, o DRC, definen los límites fabricables para el ancho de la traza, el espacio entre trazas, el diámetro del vía, el anillo anular, el espacio de la máscara de soldadura y el espaciado del cobre.
Las reglas de la RDC deben basarse en Capacidad real del fabricante de PCB. La tolerancia del grosor del cobre y la variación de la constante dieléctrica pueden afectar la impedancia y el rendimiento eléctrico final.
Establecer límites de DRC realistas desde el principio ayuda a reducir los defectos de fabricación y evita costosos reprocesos de prototipos.
Consideraciones finales
Una PCB confiable no se define solo por la cantidad de capas. Depende de la planificación del apilamiento, el control de impedancia, las rutas de retorno, el diseño de la PDN, la estructura de los vías y la fabricabilidad que trabajan juntos desde el principio.
PCBCool soporta Fabricación de PCB de 1 a 40 capas, incluidas las placas de impedancia controlada, HDI PCB, placas digitales de alta velocidad y diseños multicapa complejos. Ya sea que su proyecto involucre DDR4, PCIe, FPGA, dispersión densa de BGA o requisitos de fabricación difíciles, nuestros equipos de ingeniería y fabricación pueden ayudar a que sea factible.
Preguntas frecuentes (PF)
Sí. Si cambia más tarde, es posible que deban ajustarse el ancho de pista, el espaciado, la impedancia, la estructura del vía y la estrategia de enrutamiento.
En muchos casos, sí. Una configuración estándar suele ser más fácil de fabricar, más estable en producción y más rentable.
R: No. Si la placa no incluye interfaces de alta velocidad o sensibles al tiempo, la impedancia controlada puede no ser necesaria.
A: El fabricante necesita la impedancia objetivo, la capa de enrutamiento, el plano de referencia, los límites de ancho de pista o de espacio, el grosor de la placa, el peso del cobre, el material dieléctrico y la condición de la máscara de soldadura. Para pares diferenciales, también se debe confirmar el espacio del par y la capa de enrutamiento.
A: El costo generalmente aumenta cuando la placa requiere un espaciado de línea más estrecho, vías más pequeñas, vías ciegas o enterradas, perforación posterior, materiales especiales, cobre más grueso, impedancia controlada, acabado superficial difícil o requisitos de inspección más estrictos.
R: Para placas de impedancia controlada, sí. Un cupón de impedancia ayuda a verificar si la placa terminada coincide con la impedancia objetivo después de la fabricación, en lugar de depender solo del cálculo.
A: Envíe sus archivos de diseño, requisitos de apilamiento, objetivos de impedancia, cantidad y notas de aplicación. Si sus archivos no están completos, envíe los requisitos de su producto y el estado actual del diseño. PCBCool puede revisar el proyecto, identificar los riesgos de fabricación y sugerir el próximo paso hacia la producción.
Abraash Vnest trabaja en proyectos electrónicos relacionados con la defensa, con un enfoque en el desarrollo de esquemas, la solución de problemas de circuitos, las pruebas y la documentación técnica. También desarrolla firmware STM32 e implementa protocolos de comunicación industrial como CAN.
