Blog
Was ist „Stitching Via“ im PCB-Design und benötigen Sie es?
Bei der Untersuchung von Leiterplattenlayouts betrachten viele Menschen das Stitchen von Vias als unbedeutend, da sie normalerweise als kleine, sich wiederholende Objekte dargestellt werden, die repetitiv angeordnet sind und oft einem industriellen Muster ähneln.
Die meisten Ingenieure werden Stitching-Vias verwenden, nachdem sie das Routing ihrer Leiterplatte abgeschlossen und Kupfer gefüllt haben. Sie fügen typischerweise einige Stitching-Vias entlang des Umfangs der Leiterplatte hinzu und halten dies für akzeptabel. Sie funktionieren nicht immer, daher ist es wichtig, Stitching-Vias richtig zu verwenden.
Die meisten erkennen nicht, dass gestochene Vias Teil der elektromagnetischen Struktur der Leiterplatte (PCB) sind und die Rückpfade steuern. Sie reduzieren die Emissionen elektromagnetischer Interferenz (EMI) von der Leiterplatte, erhöhen die Wärmeleitfähigkeit des Kupfers und bieten der Leiterplatte sogar zusätzliche mechanische Stabilität. Sobald Ingenieure gestochene Vias als strukturelles Element ihrer Leiterplatte betrachten, werden sie eine verbesserte Leistung auf ihren Leiterplatten feststellen.
Dieser Artikel liefert keine Regeln für die Verwendung von Stitching-Vias im Hinblick auf allgemeine Designrichtlinien, sondern begründet, warum Stitching-Vias wichtig sind und wie sie richtig eingesetzt werden.
Was ein Stich-Via tatsächlich bewirkt
Vereinfacht ausgedrückt wird ein "Stitching Via" verwendet, um Kupferbereiche zwischen verschiedenen Lagen auf einer Leiterplatte (PCB) zu verbinden. Genauer gesagt verbindet es Masseverbindungen, die bei mehrlagigen PCB-Designs typischerweise unterbrochen sind. Diese einfache Erklärung vermittelt jedoch nicht viel über die Absicht der Verbindungen.
Erdungsebenen, die in Mehrlagen-Leiterplattendesigns erstellt werden, weisen mehrere Verbindungsebenen auf. Ohne Durchkontaktierungen gäbe es nur wenige Verbindungspunkte zwischen diesen Ebenen (Die-Pads und Montagepads). Dies würde dazu führen, dass sich die Erdungsebene aufgrund des ungleichmäßigen Stromflusses und von Impedanzproblemen falsch verhält.
Das Anbringen von Vias unterstützt die Einrichtung niederimpedanter Pfade vertikal zwischen den Leiterplattenlagen. Diese vertikale Verbindung erfüllt einige kritische Funktionen.
Eine Möglichkeit besteht darin, den Rückstrompfad zu verbessern. Hochfrequente und schnelle Signale sowie digitale Logikpegel sind für ihren ordnungsgemäßen Betrieb stark auf eine kontinuierliche Referenzebene angewiesen. Wenn keine Referenzebene vorhanden ist oder eine Lücke in der Referenzebene besteht, muss das Rücksignal einen längeren Weg zurücklegen, was aufgrund der vergrößerten Schleifenfläche zu einer hohen EMI im Bereich der Leiterbahn führen kann, wodurch Fehlfunktionen entstehen. Eine Verbindungstechnik (Stitching Via) reduziert die Gesamtlänge der vertikalen Stromschleife und senkt somit den jeweiligen induktiven Widerstand.
Der zweite Punkt ist die Aufrechterhaltung der Übertragung eines elektromagnetischen Feldes. Eine gestickte Durchkontaktierung fungiert als Absperrung um eine Hochgeschwindigkeitstransmission oder den Rand einer Platine und eliminiert nahezu Strahlung und reduziert die Empfindlichkeit der Platine.
Sobald die Auswirkungen der Nähte mittels des Details (aktuelle Schleifensteuerung und Eindämmung elektromagnetischer Felder) verstanden sind, wird ein Entwurf nicht mehr mit einer zufälligen Methode zur Erfüllung dieser Funktion entwickelt.
Stitching-Vias und Rückstromkontrolle
Die Annahme, dass sich der Rückstrom auf einer Leiterplatte gleichmäßig über die Massefläche verteilt, kann zu Problemen beim Design der Platine führen. In Wirklichkeit verteilt sich der Rückstrom nicht gleichmäßig, wenn er von der Last zur Quelle zurückkehrt. Der Rückstrom folgt dem Weg des geringsten Widerstands, der im Allgemeinen vertikal nach unten durch die Massefläche unter der Signalspur verläuft und somit einen vertikalen Rückstrompfad bildet.
Wenn die Signalführung von einer Seite der Platine über ein Via-Loch zur anderen Seite verläuft, besteht die Gefahr, dass kein Rückstrompfad vorhanden ist, da auf beiden Seiten des Via-Lochs eine andere Referenzebene liegt. In diesem Fall wird der Rückstrom gezwungen, seitlich über die Referenzebene zu wandern, um die nächstgelegene Verbindung zum Ursprung zu finden, und infolgedessen vergrößert sich die Schleifenfläche. Die Vergrößerung der Schleifenfläche führt zu erhöhter Abstrahlung und Rauschemission von der Last.
Um die elektromagnetische Interferenzen (EMI) zu minimieren, bieten Sie, wenn Sie Stichträgervias nahe dem Signal-Via platzieren, einen vertikalen Rückweg für den Rückstrom. Die Hinzufügung des Stichträgervias wird die EMI-Probleme signifikant reduzieren. Die Platzierung von Stichträgervias geschieht typischerweise, nachdem Ingenieure EMV-Tests nicht bestanden haben. Sie nehmen dann die notwendigen Anpassungen vor und stellen eine drastische Reduzierung der Emissionen fest.
Umrandungsstiche an Brettkanten
Board Edge Stitching wird häufig in Hochfrequenz- und Hochgeschwindigkeits-Digitaldesigns eingesetzt.
Wenn man sich RF-Platinen ansieht, kann man typischerweise eine Reihe von Masse-Vias am Umfang/Rand der Leiterplatte erkennen. Da Stitching-Vias entlang der Ränder angeordnet sind, entsteht eine quasi-Hohlraumstruktur (die oberen und unteren Masseflächen sind in regelmäßigen Abständen verbunden und bilden somit eine Barriere gegen Randstrahlung).
Dies ist von besonderer Bedeutung für schnellere Edge-Designs, wie DDR, PCIe, USB 3.x oder HF-Sender. Selbst wenn Ihr Design nicht strikt HF ist, verhalten sich schnelle digitale Signale wie HF-Signale.
Die Abstände sind hier wichtig, da die Vias ihre Funktion als Fence nicht mehr erfüllen, wenn sie zu weit voneinander entfernt sind. Eine gute Faustregel für den Abstand ist, ihn unter 1/10 der Wellenlänge der höchsten relevanten Frequenz zu halten. Viele Designer verwenden jedoch Abstände zwischen 2 mm und 5 mm, abhängig von ihren Designbeschränkungen.
Thermische Vorteile von Stanzverbindungen
Meistens konzentrieren wir uns bei der Verwendung von Stitiching-Vias auf EMI-Probleme. Allerdings helfen Stitching-Vias auch thermisch. Kupferflächen können Wärme über die Platine verteilen; wenn Sie jedoch auf einer Kupferlage erwärmen und die Kupferlage auf einer anderen Lage nicht richtig mit der ersten Lage verbunden ist, wird die Wärme nicht so effizient abgeführt.
Durch die Platzierung von Thermal Via's in Hochleistungsbereichen der Schaltung schaffen Sie einen vertikalen thermischen Pfad oder die Möglichkeit, dass Wärme vertikal durch die verschiedenen Kupferlagen und nicht nur horizontal fließt. Diese vertikalen thermischen Pfade können insbesondere bei Leistungskomponenten wie MOSFETs, Spannungsreglern und LEDs hilfreich sein.
In bestimmten Fällen platzieren Designer eine Anordnung von Thermovias direkt unter den Pads. Technisch gesehen bietet dies nicht die gleichen Arten von Durchkontaktierungen wie Bodendurchkontaktierungen am Umfang der Platine. Dennoch bietet es einen ähnlichen Vorteil, mehrere Durchkontaktierungen in vertikaler Leitfähigkeit zu verbinden.
Betrachten Sie daher bei Hotspots auf Ihren Leiterplatten nicht nur die Anwendung von mehr Kupfer, sondern denken Sie daran, alle Kupferleiterbahnen und Schichten vertikal zu verbinden.
Nähen in der Nähe von Hochgeschwindigkeitsleitungen
Signalintegrität und EMI im Hochgeschwindigkeitstrouting sind miteinander verbunden. Wenn eine Leiterbahn auf einer Referenzebene kontinuierlich (ohne Unterbrechungen) verläuft, bleiben die Felder von der Leiterbahn größtenteils über ihr eingeschlossen. Sobald die Referenzebene unterbrochen ist oder die Leiterbahn eine Unterbrechung kreuzt, sind die Felder nicht mehr eingeschlossen.
Als Beispiel, wenn differenzielle Leiterbahnen auf einer Lage geführt werden, die von einer kontinuierlichen Bezugsebene wechselt, wird die Signalintegrität verbessert, wenn Stichvias nahe der differenziellen Leiterbahn platziert werden, um lokale Rückpfade bereitzustellen. Einige Designer werden in RF-Anwendungen zusätzlich zu den Rückpfaden Via-Zäune neben den Leiterbahnen anbringen. Diese Stich-Technik reduziert die Übersprechung und verbessert die Isolation zwischen empfindlichen Schaltungen.
Wenn die Bestückung übermäßig erfolgt, steigen die Gesamtkosten und die Komplexität der Fertigung. Es kommt auf das Gleichgewicht an, ähnlich wie bei allen Aspekten des PCB-Designs.
Herstellerüberlegungen
In Layout-Software ist es einfach, Stanz-Vias zu erstellen. Das Hinzufügen von Stanz-Vias erhöht jedoch die für deren Bohren benötigte Zeit und kann eine negative Auswirkung auf die Produktgüte haben.
Sehr dichte Vias erhöhen ebenfalls die Herstellungskosten. Wenn Sie Mikro-Vias hinzufügen, steigen die Kosten weiter. Außerdem kann die Platzierung zu vieler Vias nahe den Rändern der Leiterplatte potenziell die strukturelle Integrität der Leiterplatte beeinträchtigen, wenn sie nicht korrekt dimensioniert sind.
Um Probleme zu vermeiden, ist es wichtig, frühzeitig Ihren Leiterplattenhersteller zu kontaktieren und sich nach der minimalen Bohrergröße, den Einschränkungen des Seitenverhältnisses und den Anforderungen an den Ring zu erkundigen.
Stitch-Vias müssen elektrisch funktionsfähig und herstellbar sein. Wenn man ein Stitch-Via entwirft, das nicht konstant und zuverlässig gefertigt werden kann, ist dessen Entwurf wertlos.
Wenn gestickte Vias nicht benötigt werden
Nicht jede Platine sollte mit aggressiven Stichlagen überdesignet sein. Die meisten zweiseitigen Leiterplatten mit geringer Geschwindigkeit werden auch ohne eine dichte Anzahl von Stichlagen gut funktionieren. Beispielsweise sind Masseflächen und Kupferfüllungen auf zweiseitigen Leiterplatten oft ausreichend, um eine gute Schaltungsleistung zu erzielen.
Übermäßiges Design einer Leiterplatte kann die Kosten aufblähen, ohne die Leistung zu verbessern; daher ist die Ingenieursreife, die erforderlich ist, um zu wissen, wann die Technik angewendet werden soll, genauso wichtig wie die Ingenieursreife, die erforderlich ist, um zu wissen, wann die Technik nicht angewendet werden soll.
Nahtprüfung und EMV-Prüfung
Die Bedeutung des Nähens mittels Stich im Rahmen der EMV-Prüfung wird auch von zahlreichen Ingenieuren verstanden.
Es gibt Fälle, in denen ein Board im Labortest erfolgreich ist, aber anschließend bei Störaussendungsprüfungen versagt. Beispiele für einfache Abhilfemaßnahmen sind Kupferband, zusätzliche Massekabel oder eine Neukonstruktion mit ausreichender Anzahl von Durchkontaktierungen (Stitching).
Höchstwahrscheinlich sind Probleme mit der Masse eine Hauptursache für diese Ausfälle. Platinen, die EMV-Tests regelmäßig bestehen, legen großen Wert auf Details hinsichtlich ihrer Masseverbindungen und beinhalten typischerweise Masse an oder nahe bei Steckverbindern und Platinenrändern sowie eine angemessene Menge an Masse in Hochgeschwindigkeitsbereichen.
Es ist wirtschaftlicher, die Nahtführung in den anfänglichen Entwicklungsphasen richtig zu gestalten, anstatt das Produkt nach seinem Versagen neu zu entwerfen.
Mechanische Stabilität und Stitches
Ein weiterer, oft nicht berücksichtigter Vorteil ist die mechanische Unterstützung, die durch gestitchte Vias (eingenähte Durchkontaktierungen) geboten wird. Gestitchte Vias können zur mechanischen Integrität beitragen, indem sie mehrere Lagen miteinander verbinden, was die Wahrscheinlichkeit verringert, dass große Kupferflächen auf einer Leiterplatte aufgrund von thermischer Belastung delaminieren oder sich verformen.
In automobilen und industriellen Umgebungen, die anfällig für Vibrationen sind, trägt diese zusätzliche mechanische Unterstützung zur Erhöhung der Lebensdauer und Zuverlässigkeit einer Leiterplatte bei.
Erneut ist dies nicht der Hauptzweck von gestanzten Vias, aber es ist ein Bonus.
Häufige Fehler, die Ingenieure machen
Der erste Fehler ist im Allgemeinen, zufällig Stitching-Vias zu platzieren, nachdem das Routing abgeschlossen ist. Da nicht verstanden wird, wo der Strom fließt, können Stitching-Vias manchmal keine Hilfe sein.
Zweitens platzieren einige Ingenieure Stitching-Vias zu weit von einer angrenzenden Signalübergangsfläche. Ein Stitching-Via, das 10 mm vom Signal-Via entfernt ist, kann den Rückstrom nicht effektiv leiten.
Ein dritter häufiger Fehler ist das gelegentliche Vergessen, Stitiching-Vias zu Power-Planes hinzuzufügen. Die Masse ist nicht die einzige Referenz auf der Platine.
Schließlich werden einige Ingenieure übermäßig viele Verbindungspunkte (Stitching Vias) verwenden, was das Routing erschwert und die Platinenkosten erheblich erhöht.
Abschließende Gedanken
Nicht zuletzt sind durchkontaktierte Stitching-Vias kleine Komponenten, die durch ihre Auswirkung auf die EMV-Leistung, die Signalintegrität, die Wärmeableitung und die mechanische Festigkeit eine sehr große Rolle in einer Schaltung spielen. Sie sind keine Schönheiten und auch in Werbebildern nicht visuell ansprechend. Dennoch werden sie oft mit einem versierten Platinendesigner in Verbindung gebracht.
Professionelle Ingenieure fügen Stitching-Vias nicht aufgrund einer schriftlichen Anforderung hinzu. Sie fügen sie hinzu, weil sie Kenntnisse über die Stromrichtung und das Leitfähigkeitsmuster aus dem Feld besitzen. Stitching-Vias spiegeln tiefere Eigenschaften des PCB-Designs und die Detailgenauigkeit des Designers wider.
Bei PCBCool bieten wir sowohl professionelle Leiterplattenfertigungs- als auch Leiterplattenbestückungsdienste an, mit der Prozessfähigkeit, die für anspruchsvolle Designs erforderlich ist. Mit fortschrittlichen CNC-Bohrmaschinen und Laserbohrgeräten können wir Leiterplatten mit einem minimalen Lochdurchmesser von 0,08 mm herstellen und Kunden so unterstützen, feinere Via-Strukturen und engere Designanforderungen in hochdichten Anwendungen zu realisieren.
Häufig gestellte Fragen (FAQ)
A: Nicht immer. Es hängt vom Hersteller, dem spezifischen Projekt und den Kundenanforderungen ab. Bei Projekten mit höheren Zuverlässigkeitsanforderungen, wie z. B. in der Medizintechnik und Automobilindustrie, wird AOI typischerweise auf jeder Platine durchgeführt.
Ja. Für Projekte mit besonderen Qualitätsanforderungen kann PCBCool kundendefinierte Inspektionsprioritäten, Abnahmekriterien, Toleranzbereiche oder spezifische Fehlerkontrollanforderungen befolgen.
Abraash Vnest arbeitet an verteidigungsbezogenen Elektronikprojekten, mit Schwerpunkt auf Schaltplanentwicklung, Fehlersuche, Prüfung und technischer Dokumentation. Er entwickelt zudem STM32-Firmware und implementiert industrielle Kommunikationsprotokolle wie CAN.
