Blog
Leiterplatten-Netzteil-Designhandbuch
Stromversorgungsschaltungen werden oft zuerst auf dem Papier entworfen, aber ob sie erfolgreich sind oder versagen, zeigt sich auf der Leiterplatte. Ein Regler kann die Anforderungen seines Datenblatts erfüllen und dennoch Probleme mit Welligkeit, Hitze oder EMI verursachen, wenn das Layout des Boards die Art und Weise, wie der Strom tatsächlich fließt, nicht unterstützt.
Auf einer realen Leiterplatte ist die Stromversorgung physikalisch. Die Entfernung zwischen einem Kondensator und einem schaltenden Bauteil, die Breite eines Hochstrompfads, der Rückpfad unter der Last und der Wärmepfad unterhalb einer Leistungskomponente können alle beeinflussen, wie stabil der Stromkreis im Betrieb wird.
Dieser Artikel befasst sich mit dem PCB-Netzteil-Design aus der praktischen Leiterplattenperspektive. Anstatt das Netzteil nur als schematischen Block zu betrachten, konzentriert er sich darauf, wie das Design nach Fertigung, Montage und Prüfung zuverlässig funktioniert.
Power-Architektur für Multi-Rail-Leiterplatten
Die Stromversorgungarchitektur einer Multi-Rail-Leiterplatte wird gemäß dem Laststrom, dem Wirkungsgrad der Wandlung, der transienten Reaktion, der Startsequenzierung und den thermischen Grenzwerten des Systems ausgewählt. Eine Platine mit einem FPGA, einem Prozessor, DDR-Speicher, analogen Blöcken und Kommunikationsschnittstellen benötigt möglicherweise mehrere durch einen Hauptbus versorgte Schienen.
Für Hochstromlasten mit niedriger Spannung bei FPGAs und Prozessorkernen bei 1 V und 1,2 V werden im Frequenzbereich von 500 kHz bis 2 MHz häufig synchrone Abwärtswandler eingesetzt. Dies hilft, Leitungsverluste zu reduzieren und gleichzeitig die passiven Komponenten kompakt genug für dichte PCB-Layouts zu halten.
Auch die Reihenfolge der Stromzufuhr ist von Bedeutung. Prozessoren und DDR-Speicherbausteine erfordern häufig einen kontrollierten Startzeitpunkt, monotone Spannungsanstiege und Toleranzgrenzen von ±3%. Wenn die Spannungsversorgungen nicht in der richtigen Reihenfolge geschaltet werden, kann es zu Latch-up-Zuständen kommen, und das Bauteil wird möglicherweise in einem instabilen Zustand hochgefahren.
In einer verteilten Stromarchitektur werden Leistungswandler nahe an Hochstromlasten platziert. Dies reduziert Kupferverluste, da der Spannungsabfall über Ebenen und Durchkontaktierungen kleiner wird. Der Kompromiss besteht darin, dass Schaltgeräusche und thermische Dichte über mehr Bereiche der Platine verteilt werden.
In einer Zwischenbusarchitektur wird die primäre Spannungsquelle üblicherweise mit 12 V oder 24 V versorgt, gefolgt von lokalen Abwärtswandlern. Diese Methode reduziert die Länge der Hochstromverteilung und verbessert die Effizienz der Niederspannungsversorgung.
Eingangsschutz und EMV-Filterung
Die Eingangs Schutzschaltung schützt nachgeschaltete DC-DC-Wandler vor Spannungsspitzen, Verpolung, leitungsgebundener Energie und Einschaltstrombelastung. Für 12 V DC-DC-Wandler in industriellen Anwendungen werden TVS-Dioden basierend auf der Sperrspannung, der Klemmspannung und dem Spitzenimpulsstrom gemäß den Überspannungsanforderungen der IEC 61000-4-5 ausgewählt.
Für diese 12-V-Wandler sollte die TVS-Durchbruchspannung zwischen 13,3 V und 14,7 V liegen. Dies verhindert, dass die TVS-Diode im Normalbetrieb leitet, während sie gleichzeitig in der Lage ist, ungewöhnliche Stoßereignisse zu klemmen.
Die Eingangsfilterung von EMI kombiniert üblicherweise Gleichtakt-Drosseln, Ferritperlen und LC-Differentiellfilter. Die Grenzfrequenz sollte deutlich unter den Schaltfrequenzharmonischen des Wandlers liegen. Gleichzeitig darf der Filter keine übermäßige Impedanzkopplung mit der Eingangsstufe des DC-DC-Wandlers verursachen. Wenn der Stromkreis nicht richtig gedämpft wird, können Resonanzspitzen auftreten und zu Instabilität am Reglereingang führen.
Das Layout ist ebenfalls Teil der Filterstrategie. Hochfrequente Schleifen mit hohem di/dt von den Eingangs kondensatoren, den schaltenden MOSFETs und dem Reglerpfad sollten so klein wie möglich gehalten werden. Keramische Eingangs kondensatoren mit geringem ESR (Equivalent Series Resistance) und geringem ESL (Equivalent Series Inductance) sollten wenige Millimeter von den schaltenden Bauteilen platziert werden, um hochfrequente Stromwelligkeit und leitungsgebundene EMI zu reduzieren.
Auswahl der Regler-Topologie
Die Topologie des Reglers wird entsprechend dem Eingangsspannungsbereich, dem Ausgangsstrom, dem angestrebten Wirkungsgrad, der Störfestigkeit und der thermischen Verlustleistungsgrenze ausgewählt. Buck-Regler kommen zum Einsatz, wenn die Eingangsspannung höher ist als die Ausgangsspannung. Bei Hochfrequenz-Schaltwandlern können sie Wirkungsgrade von über 90% erreichen.
Boost-Regler werden verwendet, wenn die Ausgangsspannung höher sein muss als die Eingangsspannung. Sie speichern Energie durch eine Induktivität im Taktbetrieb und werden häufig in batteriebetriebenen Systemen eingesetzt, bei denen die Eingangsspannung während der Entladung unter die erforderliche Schienenspannung fallen kann.
Die Schaltfrequenz beeinflusst sowohl die Größe als auch den Verlust. Eine höhere Schaltfrequenz ermöglicht kleinere Induktoren und Kondensatoren, erhöht jedoch die Schaltverluste im MOSFET und kann die abgestrahlten Emissionen verstärken. Die Sättigungsstromfestigkeit des Induktors muss den Spitzenwert des Brummstroms des Induktors überschreiten, damit der Regler bei dynamischen Laständerungen stabil bleibt.
LDO-Regler werden üblicherweise für rauscharme analoge Schienen verwendet, da sie eine höhere PSRR (Power Supply Rejection Ratio) als Schaltwandler bieten. Bei der Auswahl eines LDO müssen die Dropout-Spannung, das Lasttransientenverhalten und der ESR (Equivalent Series Resistance) des Ausgangskondensators verifiziert werden.
Stromversorgungsebenen und Rückpfad Design
Die Geometrie der Leistungsebene beeinflusst direkt den IR-Abfall, die Schleifeninduktivität, die Wärmeverteilung und die transienten Stromlieferung. Kupferflächen werden gegenüber schmalen Leiterbahnen bevorzugt, da sie bei hohen Frequenzen eine geringere Ebeneninduktivität aufweisen und eine bessere transiente Reaktion beim Umschalten der Last bieten.
Der Übergang von einer Kupferfläche zu einer Leiterbahn sollte enge Engstellen vermeiden. Diese Bereiche können zu lokalisierten Stromengpässen werden, die in Hochstromanwendungen zu ohmschen Verlusten und erhöhten Temperaturen führen.
Bei hoher Frequenz folgt der Rückstrom dem Weg des geringsten Widerstands anstatt dem Weg des geringsten Widerstands. Er tendiert dazu, unter dem Vorwärtsstrompfad zu bleiben, aufgrund der elektromagnetischen Kopplung zwischen benachbarten Ebenen. Wenn eine Ebenentrennung den Rückstrom zu einem Umweg zwingt, erhöht sich die Schleifeninduktivität und es kann zu Spannungsrauschen auf der gemeinsamen Masse kommen.
Via-Arrays werden häufig verwendet, um Stromkonzentration und planare Impedanz zu reduzieren. Mehrere parallele Vias sollten für Stromschienen mit hohem Strom verwendet werden, da die Stromtragfähigkeit eines einzelnen Vias durch den Barrel-Widerstand und die Kupferdicke begrenzt ist.
Hochstrom-Kupferdesign
Die Abmessungen von Hochstromleitern sollten durch die zulässige Temperaturerhöhung, die Stromdichte und, Kupferdicke, und umgebende thermische Bedingungen. IPC-2152 bietet Richtlinien für die Strombelastbarkeit. Beispielsweise kann eine externe Kupferbahn, die 10 A führt, mehrere Millimeter breit sein, abhängig von der zulässigen Temperaturerhöhung und dem Luftstrom.
Die Erhöhung der Kupferdicke von 1 oz auf 2 oz reduziert den Leiterwiderstand und verbessert die Wärmeableitung. Dies ist besonders wichtig für Stromwandlungspfade, die mehr als 10 A führen.
Stromdichte kann an Anschlussstiften, Vias und engen Leiterbahnübergängen auftreten. Um lokale Erwärmung zu reduzieren, sollte die Leitergeometrie glatt sein, abrupte Einschnürungen vermieden und, wo praktikabel, mindestens zwei parallele Kupferbahnen verwendet werden.
Leistungsbauelemente wie MOSFETs, Spannungsregler und Leistunginduktivitäten verwenden oft thermische Vias, die unter dem Bauteilkörper platziert sind. Diese Vias leiten Wärme in innere Kupferschichten und helfen, die Sperrschichttemperatur zu reduzieren. Der Viasdurchmesser, der Viasabstand und die Dicke der Beschichtung beeinflussen die vertikale Wärmeleitfähigkeit.
Eine ausgewogene Kupferverteilung im Multilayer-Stackup ist ebenfalls wichtig. Wenn die Kupferverteilung ungleichmäßig ist, kann sich die Platine während des Reflow-Lötens unterschiedlich ausdehnen. Dies kann zu PCB-Verzug führen und die Belastung der Lötstellen in der Nähe von Hochstrom-Leistungsbauteilen erhöhen.
Schaltregler-Layout-Regeln
Das Layout eines Schaltreglers beeinflusst direkt die Ausgangswelligkeit, die leitungsgebundenen EMI, die Transientenstabilität und den Schaltwirkungsgrad. Die hohe di/dt-Schleife, die durch den Eingangskondensator, den High-Side-MOSFET, den Low-Side-MOSFET und den Schaltknoten gebildet wird, sollte so klein wie möglich gehalten werden.
Diese Schleife enthält parasitäre Induktivität. Bei großem Schaltstrom können selbst wenige Nanohenrys mehrere Volt Spannungsspitzen erzeugen. Die ESR und ESL von Abblockkondensatoren beeinflussen auch, wie sich der Schaltstrom auf der Leiterplatte ausbreitet. Aus diesem Grund sollten Abblockkondensatoren nahe an den VIN- und GND-Anschlüssen des Reglers platziert werden.
Die Schalterstufe sollte ebenfalls kompakt gehalten werden. Übermäßig freiliegendes Kupfer an der Schalterstufe erhöht die kapazitive Kopplung zu benachbarten Knoten und steigert die abgestrahlten Emissionen.
Rückkopplungsspuren sollten vom Induktor und dem Schalterknoten weggeführt werden, damit keine Welligkeit in die Regelungsschleife eingekoppelt wird. Die analoge Rückkopplungserde sollte von der Hochstrom-Masseschleife getrennt bleiben, bis sie am gesteuerten Referenzpunkt des Reglers angeschlossen wird.
Power Integrity Validierung
Die Power-Integritätsprüfung bestätigt, ob das Stromversorgungsnetz der Leiterplatte auch bei dynamischen Lasten und Schaltvorgängen eine stabile Spannung aufrechterhalten kann. Der PDN-Impedanzwert wird häufig mit einem Vektor-Netzwerkanalysator über einen weiten Frequenzbereich bewertet, um sicherzustellen, dass er unterhalb des Zielwertes bleibt.
Übermäßige Impedanzspitzen deuten auf Antiresonanz hin. Diese Spitzen können auftreten, wenn Entkopplungskondensatoren nicht effektiv platziert sind oder wenn die Induktivität der Leistungsebenen mit dem Kondensatornetzwerk interagiert.
Ein Oszilloskop wird zur Messung von Schaltrauschen, Spannungsspitzen, Spannungsabfällen und Lastsprungantworten eingesetzt. Der Messaufbau ist entscheidend. Lange Masseleitungen, unzureichende Bandbreite der Tastköpfe oder eine falsche Erdung können Artefakte hinzufügen, die nicht Teil des tatsächlichen Schaltverhaltens sind. Differentialtastköpfe mit ausreichender Bandbreite und geringer Induktivität werden für genaue Messungen bevorzugt.
Die thermische Validierung ist für Hochstrom-Leistungskomponenten ebenso wichtig. Mittels Infrarot-Thermografie und Thermoelementen können Hotspots in der Umgebung von MOSFETs, Induktivitäten, Vias und Kupfer-Verengungsbereichen identifiziert werden. Die Langzeitzuverlässigkeit kann beeinträchtigt werden, wenn die Sperrschichttemperatur die für die Komponente angegebenen Derating-Grenzwerte überschreitet.
Abschließende Gedanken
Die Zuverlässigkeit von PCB-Netzteildesigns wird erst dann erreicht, wenn das Schaltbild, das Layout und die physische PCB-Struktur als einheitliches System entwickelt werden. Möglicherweise ist ein Regler korrekt ausgewählt, aber die endgültige Platine muss dennoch einen stabilen Stromfluss, ein sauberes Schaltverhalten und einen langfristigen Betrieb unter realen Arbeitsbedingungen unterstützen.
Bei Produkten im Energiebereich wird diese Anforderung noch wichtiger. Die Leiterplatte (PCB) ist nicht nur eine Halterung für Komponenten; sie beeinflusst direkt, wie effizient und zuverlässig das Produkt im Einsatz Energie liefert.
PCBCool verfügt über praktische Erfahrung mit Stromversorgungsplatinen, industriellen Energieprodukten und Energie-bezogener Elektronik. Wenn Sie diese Art von Projekt entwickeln, können Sie unsere Leiterplattenlösungen für Energie und Leistung kann Ihnen von der Designprüfung zur zuverlässigen Leiterplattenfertigung und -montage verhelfen.
Häufig gestellte Fragen (FAQ)
A: Nicht immer. Es hängt vom Hersteller, dem spezifischen Projekt und den Kundenanforderungen ab. Bei Projekten mit höheren Zuverlässigkeitsanforderungen, wie z. B. in der Medizintechnik und Automobilindustrie, wird AOI typischerweise auf jeder Platine durchgeführt.
Ja. Für Projekte mit besonderen Qualitätsanforderungen kann PCBCool kundendefinierte Inspektionsprioritäten, Abnahmekriterien, Toleranzbereiche oder spezifische Fehlerkontrollanforderungen befolgen.
Abraash Vnest arbeitet an verteidigungsbezogenen Elektronikprojekten, mit Schwerpunkt auf Schaltplanentwicklung, Fehlersuche, Prüfung und technischer Dokumentation. Er entwickelt zudem STM32-Firmware und implementiert industrielle Kommunikationsprotokolle wie CAN.
