Blog
Guía de Diseño de DDR4 para Layout de PCB de Alta Velocidad Estable
Al diseñar una placa de circuito impreso (PCB) DDR4 o una interfaz de memoria DDR4, los ingenieros a menudo se centran en términos como control de temporización, adaptación de impedancia y colocación cuidadosa de componentes. Estos conceptos son importantes, pero son demasiado amplios para guiar un diseño real por sí solos.
En la práctica, muchos problemas de diseño de DDR4 provienen de tratar la interfaz como un bus uniforme. Una interfaz DDR4 se entiende mejor como una colección de diferentes grupos de señales, incluyendo carriles de bytes DQ/DQS, señales de dirección y comando, pares de reloj, señales de control, voltajes de referencia y rieles de alimentación.
Cada grupo tiene su propia relación de temporización, topología de enrutamiento, requisito de impedancia y sensibilidad al ruido. Es por eso que el diseño de DDR4 no puede basarse en una regla general aplicada a toda la interfaz.
A 2400 MT/s hasta 3200 MT/s, el intervalo de unidad es de solo aproximadamente 417 ps a 313 ps. En una pila FR-4 típica, el retardo de propagación de la señal a menudo es de alrededor de 150–170 ps por pulgada, dependiendo de la geometría de la pista y las propiedades dieléctricas. Como resultado, incluso pequeñas diferencias de enrutamiento pueden crear una asimetría medible, especialmente dentro de los carriles de bytes DQ/DQS.
Por lo tanto, una estrategia de diseño práctica de DDR4 debería comenzar por separar la interfaz en grupos de señales funcionales y aplicar reglas de enrutamiento específicas para cada grupo. La sintonización de longitud debe basarse en el retardo eléctrico y en las restricciones de diseño del controlador de memoria, no simplemente en la simetría visual.
Gestión del tiempo de las vías de bytes DQ y DQS
El bus de datos DDR4 está organizado en carriles de bytes. Cada carril de bytes contiene ocho señales DQ y un par diferencial DQS. Esta estructura de carriles de bytes es importante y debe conservarse en el diseño físico.
El par DQS actúa como referencia de temporización para sus señales DQ asociadas. Durante las operaciones de lectura y escritura, los datos se toman basándose en la temporización DQS en lugar del reloj global. Por esta razón, el parámetro de temporización más crítico dentro de un carril de bytes es el desfase entre DQ y DQS.
En una pila típica de PCB, el retraso de propagación de la señal es de alrededor de 160 ps/pulgada, o aproximadamente 6–7 ps/mm. Si el controlador de memoria solo permite ±20 ps de desalineación dentro de un canal de bytes, unos pocos milímetros de desajuste pueden consumir gran parte del presupuesto de tiempo disponible. Por lo tanto, el enrutamiento dentro de cada canal de bytes debe ser compacto, directo y, preferiblemente, mantenerse en la misma capa.
La coincidencia de longitud debe manejarse localmente dentro de cada carril de bytes. No hay necesidad de hacer coincidir las señales DQ de un carril de bytes a otro, ya que la lógica de entrenamiento de DDR4 puede compensar cada carril por separado. Intentar hacer coincidir todas las señales de datos globalmente a menudo aumenta la congestión de enrutamiento y crea patrones serpentinos innecesarios, que pueden introducir acoplamiento y desviaciones de impedancia.
La afinación serpentina solo debe usarse cuando sea necesario y debe controlarse cuidadosamente. Los patrones densos en zigzag crean segmentos paralelos muy juntos, lo que aumenta el acoplamiento capacitivo y empeora la consistencia de la impedancia. Cuando se necesitan meandros para ajustar la longitud, deben ser suaves, estar ampliamente espaciados y mantenerse alejados de las áreas de acoplamiento crítico.
Dirección de Enrutamiento y Señales de Comando
Las señales de dirección y comando de DDR4 utilizan una topología "fly-by", a diferencia de los carriles de datos, que se enrutan en una estructura punto a punto. Cada señal sale del controlador de memoria y pasa secuencialmente a través de los dispositivos DRAM. Debido a esta estructura "fly-by", se introduce un retardo de propagación adicional de un dispositivo DRAM al siguiente.
Esto significa que las señales no llegan a todos los dispositivos DRAM exactamente al mismo tiempo. En otras palabras, la igualdad de longitud absoluta no es el objetivo para el enrutamiento de direcciones y comandos.
La tolerancia de fluctuación para las señales de dirección y comando suele ser mucho mayor que para las señales DQ, a menudo en el rango de ±40 ps a ±60 ps, dependiendo del controlador de memoria. Sin embargo, el requisito más importante es un orden de enrutamiento consistente. Todas las líneas de dirección y comando deben seguir la misma secuencia física a través de los dispositivos de memoria.
Si una señal crea una rama separada, o se desvía de una almohadilla de DRAM de manera diferente a las demás, se puede perder la consistencia de la ruta fly-by. Esto puede crear un comportamiento de temporización que es más difícil de predecir y compensar para el controlador.
Los objetivos de impedancia de extremo único suelen permanecer en el rango de 40 a 50 Ω. Dado que el enrutamiento "fly-by" coloca múltiples cargas a lo largo de cada ruta de señal, la estructura de las vías también debe ser limpia y coherente. Una topología de vías estable ayuda a que las señales se comporten de manera predecible a lo largo de toda la ruta.
Mantener estables los pares de reloj DDR4
La referencia de temporización global para la interfaz de memoria DDR4 es proporcionada por un par de reloj diferencial. Se requiere una coincidencia estricta dentro del par y una impedancia diferencial estable, típicamente de 100 Ω. Cualquier desajuste entre las trazas positiva y negativa puede causar conversión de modo, añadiendo jitter e interferencias electromagnéticas (EMI) a la señal.
El trazado de la red de reloj también debe reducir al mínimo el número de vías siempre que sea posible. Cada vía introduce inductancia y capacitancia parásitas. En placas más gruesas, las secciones de los barriletes de las vías que no se utilizan pueden formar ramales, que pueden entrar en resonancia en rangos de frecuencia relevantes para el funcionamiento de la DDR4. En diseños críticos, puede ser necesario realizar perforaciones inversas para eliminar estos ramales.
Ambas pistas de un par de reloj diferencial deben permanecer referenciadas al mismo plano de tierra continuo. Las divisiones del plano no deben pasar por debajo de una sola pista del par, ya que esto crea asimetría y degrada la calidad de la señal. El espaciado constante entre las dos pistas también es importante para mantener una impedancia diferencial estable.
El enrutamiento del reloj es diferente de la coincidencia DQ-a-DQS. El par de reloj funciona como una referencia de tiempo distribuida para la interfaz, por lo que debe permanecer eléctricamente limpio a lo largo de toda la ruta, no solo emparejado localmente.
Control de señales de enrutamiento de forma limpia
Las señales de control como RESET, CKE, CS y ODT no requieren la misma coincidencia de retardo ajustada que las señales DQ porque operan fuera de las relaciones de temporización de los carriles de bytes. Estas señales normalmente cambian a una velocidad más baja, por lo que el enfoque de diseño es diferente al del enrutamiento DQ/DQS.
El enrutamiento de impedancia controlada, típicamente en el rango de 40–50 Ω, todavía es necesario. Sin embargo, la igualación de longitud estricta no suele ser la principal preocupación. La prioridad debe ser un enrutamiento limpio, estribos mínimos y planos de referencia continuos.
ODT requiere atención especial porque controla el cambio de terminación en el chip. Aunque no es crítico para el tiempo de la misma manera que las señales DQ, el enrutamiento inestable de ODT puede afectar indirectamente el control de reflexión durante las transacciones de memoria.
Protección de Vref contra el ruido
DDR4 utiliza circuitos de voltaje de referencia dedicados tanto para las señales de datos como para las señales de dirección/comando: VrefDQ para datos y VrefCA para dirección/comando. Estos voltajes de referencia proporcionan el umbral de comparación interno utilizado por la DRAM.
El rizado y el ruido de conmutación acoplado en las redes Vref reducen directamente el margen de ruido disponible. Para un funcionamiento fiable, la tolerancia al rizado suele limitarse a unas pocas decenas de milivoltios. Por esta razón, el enrutamiento de Vref debe ser corto, aislado de las señales de conmutación ruidosas y referenciado a una tierra de bajo ruido.
Las trazas de Vref también deben evitar el enrutamiento paralelo largo cerca de los paquetes de conmutación de DQ. El enrutamiento paralelo puede introducir acoplamiento capacitivo y perturbar el nivel de voltaje de referencia, especialmente si los capacitores de desacoplo no se colocan cerca de los pines de referencia de DRAM.
Estas redes deben, por lo tanto, ser tratadas como líneas de referencia analógicas sensibles, no como pistas digitales ordinarias.
Elegir la pila y los materiales de PCB adecuados
El diseño del apilamiento de PCBs tiene un impacto directo en la pérdida de inserción y la estabilidad de la impedancia. Los materiales estándar FR-4 suelen tener una constante dieléctrica (Dk) entre 3.8 y 4.2, y un factor de disipación (Df) entre 0.015 y 0.02. A alrededor de 1-2 GHz, la pérdida de inserción suele estar en el rango de 0.5 a 1.0 dB por pulgada, dependiendo de la calidad del dieléctrico y la rugosidad del cobre.
El enrutamiento de stripline entre dos planos de tierra sólidos proporciona una mejor contención de campo que el enrutamiento de microstrip en la capa exterior. Esto puede ayudar a mantener una impedancia más consistente en toda la ruta. El uso de cobre de bajo perfil también puede reducir la pérdida del conductor, lo que ayuda a mejorar el margen de ojo a tasas de datos más altas.
Las tolerancias de fabricación deben incluirse en los parámetros del modelo de simulación. Por ejemplo, una tolerancia de impedancia de fabricación de ±10% puede afectar a los coeficientes de reflexión y a la anchura del ojo.
Gestión de Desacoplamiento y Coherencia de Potencia DDR4
Durante la actualización, un solo dispositivo DRAM puede consumir una corriente de hasta 2-4 A. Las operaciones de lectura y escritura también pueden generar una demanda de corriente transitoria significativa. Durante estos cambios rápidos de corriente, el nivel de tensión en el punto de carga debe mantenerse dentro de un margen de ±5% respecto a la tensión nominal, es decir, 1,20 V ±0,06 V.
Una estrategia de desacoplamiento práctica debería combinar condensadores de gran tamaño y cerámicos en diferentes rangos de frecuencia. Los condensadores de gran tamaño en el rango de 47–100 µF deben colocarse cerca del bloque de memoria para proporcionar una reserva de carga para grandes cambios repentinos en la corriente.
Para una impedancia más baja en el rango de frecuencia media, de aproximadamente 100 MHz a varios GHz, se deben colocar condensadores cerámicos de 0,1 µF en paralelo con los condensadores a granel. Para una desacoplamiento adicional de alta frecuencia por encima de 1 GHz, también se pueden añadir condensadores cerámicos de 0,01 µF cerca de la misma área.
La ubicación es crítica. Un condensador de 0,1 µF colocado demasiado lejos de un pin de memoria tendrá un efecto de desacoplamiento de alta frecuencia limitado debido a la inductancia en la ruta de la traza entre el condensador y el pin. Para obtener los mejores resultados, los condensadores de desacoplamiento deben colocarse a menos de 300 milésimas de pulgada de los pines de memoria.
La red de entrega de potencia, o PDN, debe verificarse con un barrido de impedancia, trazando la impedancia de la PDN versus la frecuencia. La impedancia objetivo de la PDN debe permanecer por debajo de 0.1 Ω para frecuencias superiores a 1 kHz.
Reducción de diafonía en el enrutamiento DDR4
Un acoplamiento capacitivo significativo puede ocurrir entre pistas paralelas adyacentes cuando el espaciado entre ellas es menor que dos veces el ancho de la pista. En un diseño denso de memoria DDR4, este tipo de acoplamiento es difícil de evitar por completo, por lo que debe controlarse mediante el espaciado, la estrategia de capas y el blindaje.
La cantidad de acoplamiento entre las trazas paralelas depende fuertemente del tiempo de subida de la señal, o tasa de borde. Muchas señales DDR4 tienen tiempos de subida del controlador en el rango de 100-200 ps. Con un tiempo de subida de 100 ps y una capacitancia de acoplamiento estimada de 4 pF con una separación de trazas de 2 mil, la corriente de diafonía inducida en la traza adyacente puede acercarse a los 10 mA.
Para reducir el acoplamiento, se pueden utilizar varios métodos de diseño de PCB para DDR4:
- Aumentar espaciado de pista: Cada milésima de pulgada adicional de separación puede reducir la capacitancia de acoplamiento en aproximadamente 0,3 pF/pulgada. Por ejemplo, aumentar la separación de 5 a 8 milésimas de pulgada puede reducir la diafonía en aproximadamente 30%.
- Enrutar carriles de bytes en diferentes capas: Por ejemplo, si DQ[0:7] se enruta horizontalmente en la capa 3, DQ[8:15] se puede enrutar verticalmente en la capa 4. El enrutamiento ortogonal ayuda a reducir el acoplamiento capacitivo entre carriles de bytes adyacentes.
- Use rastreos de guardia conectados a tierra donde el espacio lo permita: Las pistas de protección, conectadas a tierra a través de vías de costura, pueden reducir la diafonía en aproximadamente un 50%. Sin embargo, requieren espacio adicional para el trazado y deben utilizarse de forma selectiva.
La mayoría de los diseños de producción utilizan una combinación de espaciado más ancho y blindaje entre grupos de señales críticas. El principal compromiso es la densidad de encaminamiento frente a la integridad de la señal.
Consideraciones finales
El diseño de DDR4 no se trata de aplicar una regla de enrutamiento universal en toda la interfaz de memoria. Se trata de entender cómo se comporta cada grupo de señales y dar a cada uno la prioridad de diseño adecuada.
Cuando se abordan conjuntamente la temporización DQ/DQS, el enrutamiento fly-by, la estabilidad del reloj, el control de ruido Vref, la selección del stackup, la integridad de la potencia y la gestión de la diafonía, los diseños DDR4 tienen una base mucho más sólida para un rendimiento estable a alta velocidad. Si se ignoran estos detalles, los problemas pueden no aparecer en el esquemático, pero pueden manifestarse rápidamente como pérdida de margen de temporización, operación inestable o depuración difícil a nivel de placa.
Para los equipos de ingeniería, esta es también la razón por la que la capacidad de fabricación de PCB es importante. Un buen diseño de DDR4 todavía depende de la impedancia controlada, una construcción de pila confiable, la consistencia de los materiales, tolerancias de fabricación precisas y un sólido control del proceso de producción.
Preguntas frecuentes (PF)
R: No siempre. Depende del fabricante, del proyecto específico y de los requisitos del cliente. Para proyectos con exigencias de mayor fiabilidad, como la electrónica médica y automotriz, la inspección óptica automática (AOI) se realiza normalmente en cada placa.
Sí. Para proyectos con requisitos especiales de calidad, PCBCool puede seguir las prioridades de inspección definidas por el cliente, los criterios de aceptación, los rangos de tolerancia o los requisitos específicos de control de defectos.
Abraash Vnest trabaja en proyectos electrónicos relacionados con la defensa, con un enfoque en el desarrollo de esquemas, la solución de problemas de circuitos, las pruebas y la documentación técnica. También desarrolla firmware STM32 e implementa protocolos de comunicación industrial como CAN.
