Blog
Guía de Diseño de PCB Multicapa para un Mejor Rendimiento
Es posible que hayas notado que los dispositivos electrónicos modernos son cada vez más pequeños, pero ofrecen el mismo rendimiento, o incluso más. A primera vista, eso puede parecer casi contraintuitivo. En realidad, sin embargo, es un resultado natural de los avances en el diseño electrónico, y las placas de circuito impreso multicapa son una parte importante de lo que lo hace posible. Al agregar capas conductoras y aprovechar mejor el diseño de apilamiento y el espacio de enrutamiento, las placas multicapa permiten que quepa mucha más funcionalidad en el mismo espacio.
Para los ingenieros de electrónica, el diseño de PCB multicapa ya no es una habilidad de nicho. Se ha convertido en una parte fundamental del diseño de placas moderno. En esta guía, analizaremos de cerca las consideraciones clave involucradas, desde la planificación del stackup y la estrategia de enrutamiento hasta la integridad de la potencia, el control de EMI y la optimización de costos.
Ya sea que estés pasando de placas de 2 capas a diseños multicapa por primera vez, o refinando el diseño de una placa de alta velocidad, esta guía te proporcionará una base práctica sólida para abordar el diseño de PCB multicapa con confianza.
Planificación de la pila de PCB multicapa
Como sabes, una placa de circuito impreso (PCB) es un poco como un sándwich, construido apilando diferentes capas. Una PCB multicapa es simplemente una versión más compleja de esa estructura, con capas adicionales añadidas para soportar requisitos eléctricos y mecánicos más exigentes.
Por eso el diseño de apilamiento es la base de cualquier PCB multicapa. Determina cómo viajan las señales, cómo se distribuye la energía y cómo se comporta la placa tanto eléctrica como mecánicamente. Si lo haces bien, es mucho más probable que tu placa logre una fuerte integridad de señal, una entrega de energía estable, un sólido rendimiento EMI y una buena fabricabilidad. Si lo haces mal, puedes terminar lidiando con diafonía, problemas de impedancia, deformación, costos adicionales o incluso retrabajos.
Al planificar un diseño multicapa, el número de capas es una de las primeras decisiones importantes que debe tomar. Siempre es un compromiso entre rendimiento, costo y tamaño de la placa.
- 4 capas → Menor costo, más fácil de fabricar y adecuado para la mayoría de los diseños, incluidas aplicaciones digitales, de señal mixta y de velocidad media.
- 6 capas Una opción sólida cuando necesita más espacio de enrutamiento o un mejor rendimiento a alta velocidad, pero no desea el costo y la complejidad adicionales de 8 o más capas.
- 8 a 10 capas A menudo es necesario para diseños digitales de alta densidad y alta velocidad, como DDR, PCIe, sistemas de múltiples gigahertz, aplicaciones de RF o placas con un recuento de componentes muy alto.
- 12 capas y superior → Típicamente reservado para aplicaciones más exigentes en áreas como servidores, telecomunicaciones y electrónica automotriz avanzada.
¿Cómo decides?
Pregúntate a ti mismo:
- ¿Cuántas señales críticas necesitan rutas de enrutamiento cortas y limpias?
- ¿Mi placa incluye interfaces de alta velocidad como USB 3.x, HDMI o SerDes?
- ¿Cuánta potencia necesita transportar el diseño?
- ¿Cuál es el tamaño de mi placa objetivo y mi presupuesto?
Vía de Selección en el Diseño de PCB Multicapa
Las vías son una de las estructuras clave que hacen posible la interconexión eléctrica entre capas en una PCB multicapa. A medida que aumenta el número de capas y la densidad de enrutamiento, la selección de vías se vuelve mucho más importante. Afecta directamente la integridad de la señal, el rendimiento térmico, la eficiencia del espacio y la fabricabilidad.
Vías de paso
Algunas personas también los llaman "thru vias" o "plated through-holes". Independientemente del nombre, se refieren a vías que atraviesan completamente todo el apilamiento de la PCB, conectando cualquier capa con cualquier otra capa, incluidas las capas superior e inferior.
Mejor adaptado para:
- Estructuras generales de placas multicapa
- Diseños de circuitos multicapa sencillos
- Proyectos electrónicos de bajo costo
- Para fines de montaje mecánico
- Diseños de baja densidad
- Distribución de energía y tierra
- Trazas de alta corriente
- Montaje de conectores y otras necesidades de fijación mecánica
Limitaciones:
- Consumen espacio de enrutamiento en cada capa, incluso cuando algunas de esas capas en realidad no necesitan la conexión.
- En placas densas/con alto número de capas (>10–12 capas), se desperdicia valiosa área de enrutamiento y aumenta el riesgo de "via stubs" (porciones no utilizadas que causan reflexiones de señal en diseños de alta velocidad >5–10 GHz).
- La relación de aspecto se convierte en un desafío. El tamaño típico de un orificio terminado está entre 0.2 y 0.4 mm (8 a 16 mil), mientras que el grosor de la placa suele ser de 1.6 a 3.2 mm. Esto resulta en una relación de aspecto de aproximadamente 6:1 a 10:1. Para un chapado fiable, generalmente se recomienda mantenerlo en 8:1 o menos. Una vez que la relación aumenta por encima de 10:1 a 12:1, el riesgo de chapado deficiente, huecos y fallos por ciclos térmicos aumenta significativamente.
- No apto para componentes de paso ultra fino (por ej., BGA de 0,4 mm) debido a la ineficiencia espacial.
Vías ciegas y enterradas
Una vía ciega conecta una capa externa (superior o inferior) con una o más capas internas adyacentes, visible solo desde un lado (“ciega”).
Una vía enterrada conecta solo capas internas, completamente oculta dentro de la placa, no visible desde ninguna de las superficies.
Mejor adaptado para:
- Liberar espacio en la capa exterior para componentes y un encaminamiento de paso fino (por ejemplo, escape BGA).
- Reduzca mediante recortes (stubs) para una mejor integridad de señal en diseños de alta velocidad/RF.
- Habilite diseños más densos sin aumentar excesivamente el tamaño de la placa o el recuento de capas.
Directrices de diseño:
- Vías ciegas: La relación de aspecto (profundidad:diámetro) se mantiene típicamente en 1:1 o inferior. Para una mayor fiabilidad del recubrimiento, se prefiere entre 0.75:1 y 0.8:1. Con la perforación mecánica, el diámetro generalmente debe ser al menos igual a la profundidad. Con la perforación láser, similar a las microvías, el rango suele ser de 0.6:1 a 1:1. Por ejemplo, si la profundidad es de 0.1 mm, el diámetro generalmente debe ser de al menos 0.1 a 0.13 mm.
- Vías enterradas La relación de aspecto puede llegar hasta aproximadamente de 10:1 a 12:1, aunque generalmente se recomienda de 8:1 a 10:1 o menos para una mejor fiabilidad de la deposición.
- Cada par de capas de vía requiere su propio archivo de taladro, lo que generalmente significa que se necesita laminación secuencial.
- Tamaño de la anillo anular típicamente tiene al menos de 90 a 150 μm, dependiendo de la clase requerida y los requisitos de IPC-6012.
- Si se exceden los límites de la relación de aspecto, a menudo se utilizan estructuras apiladas o escalonadas en su lugar.
Microvías y tecnología HDI
Las microvías son vías pequeñas ciegas o enterradas (típicamente de <150 μm / 6 mil de diámetro), formadas típicamente por taladrado láser. Según las definiciones de la IPC, una microvía es una estructura ciega con una relación de aspecto máxima de 1:1 y una profundidad de no más de 0,25 mm (0,010 pulgadas).
La tecnología HDI utiliza microvías para lograr una densidad de enrutamiento mucho mayor. Las estructuras HDI comunes definidas en IPC-2226 incluyen:
- Tipo I: Microvía superficial a la primera capa interna, combinada con vías de agujero pasante
- Tipo II: Microvías más vías enterradas más vías pasantes
- Tipo III: Microvías apiladas o escalonadas utilizadas para saltar a través de tres o más capas
Mejor adaptado para:
- BGA de paso fino en el rango de 0.4 a 0.5 mm
- Teléfonos inteligentes, dispositivos vestibles, servidores y otros productos altamente compactos
- Ruteo de escape bajo campos de componentes densos
- Diseños que necesitan trayectorias eléctricas más cortas y menor inductancia para una mejor integridad de la señal
Directrices de diseño:
- La relación de aspecto preferida suele ser de 0.75:1 a 0.8:1 para el recubrimiento más uniforme.
- El máximo práctico es de 1:1. Más allá de ese punto, la fiabilidad disminuye rápidamente y problemas como vacíos y adelgazamiento del cobre en el fondo del vía se vuelven más probables.
- Las dimensiones habituales son un diámetro de taladro de entre 75 y 100 μm (de 3 a 4 milésimas de pulgada) y un tamaño de almohadilla de entre 200 y 300 μm.
- Para microvías apiladas, cada capa aún debe permanecer dentro del límite de relación de aspecto de 1:1. Si la alineación o el registro son difíciles, las microvías escalonadas son generalmente más seguras.
No todos los fabricantes pueden manejar relaciones de aspecto muy pequeñas de manera confiable. Siempre confirme la capacidad de procesamiento real del fabricante antes de finalizar el diseño.
Vías en la almohadilla y vías rellenas
Un "via-in-pad", a menudo abreviado como VIP, es un "via" colocado directamente en una almohadilla de componente, como debajo de una bola de soldadura BGA o CSP.
Una vía rellena es una vía cuyo barril está relleno de material conductor, como un relleno a base de cobre, o de material no conductor, como epoxi. A menudo se recubre posteriormente con chapado de cobre. Esto se asocia comúnmente con las estructuras Tipo VI o Tipo VII de la IPC-4761.
Aplicaciones y beneficios:
- Los orificios rellenos pueden actuar como vías térmicas, lo cual resulta útil en dispositivos como los paquetes QFN y otros componentes sensibles al calor.
- Proporcionan menor inductancia y resistencia, lo que los hace más adecuados para diseños de alta frecuencia o alta potencia.
- Permiten la distribución para dispositivos BGA de paso de 0.4 a 0.5 mm sin necesidad de enrutamiento de hueso de perro.
- Ayudan a evitar que la soldadura se filtre en el vía durante la refusión, lo que mejora la fiabilidad del montaje de paso fino.
- Los vías rellenas también pueden reducir el vaciado y mejorar el rendimiento del ciclado térmico.
Directrices de diseño:
- El tamaño de la vía debe ser menor que el tamaño de la almohadilla. Por ejemplo, un taladro de 0,1 a 0,2 mm puede colocarse dentro de una almohadilla de 0,3 a 0,5 mm.
- La resina epoxi no conductora se usa comúnmente como una opción de relleno de menor costo, mientras que el relleno conductor se usa cuando el manejo de corriente o el rendimiento térmico son más críticos.
- Es necesario utilizar una tapa de cobre si se quiere que la superficie siga siendo soldable.
- Las reglas de la relación de aspecto aún se aplican, especialmente porque el estañado debe completarse antes de llenar la vía.
Es importante confirmar que el fabricante admita la estructura IPC-4761 relevante. El Tipo VII, que significa relleno y tapado, es un enfoque común para las aplicaciones de vía en pad.
Control de Impedancia y Diseño de Alta Velocidad en PCB Multicapa
En el diseño de placas de circuito impreso multicapa, el control de la impedancia es fundamental para las señales de alta velocidad (>100 MHz, por ejemplo, DDR, PCIe, USB 3.0+). Un control adecuado de la impedancia ayuda a preservar la integridad de la señal al reducir las reflexiones, la diafonía y las interferencias electromagnéticas. Cuando la impedancia no se adapta correctamente, pueden producirse errores en los datos, problemas de sincronización o incluso un fallo total de la conexión.
Impedancia controlada para pistas de capa exterior e interior
Las trazas de impedancia controlada (por ejemplo, 50Ω de terminación simple, 90–100Ω diferencial) se comportan como líneas de transmisión. Su impedancia depende de la geometría de la traza, las propiedades dieléctricas de los materiales y la estructura del plano de referencia.
Para el trabajo de.
Para un microstrip de capa exterior, la impedancia se puede aproximar como:
Z_0 ≈ (87 / √(ε_r + 1.41)) × ln(5.98h / (0.8w + t))
dónde:
- h es la altura dieléctrica con respecto al plano de referencia
- w el ancho de traza
- t el espesor del cobre (típicamente 0,035 mm / 1 oz)
Para una stripline de capa interna, la impedancia se puede aproximar como:
Z_0 ≈ (60 / √ε_r) × ln(1,9(2h + t) / (0,8w + t)) (Línea de banda simétrica entre dos planos.)
- Capas exteriores (microcinta): Expuesto al aire por un lado (ε_r=1), por lo que ε_r efectivos más bajos → pistas más anchas para la misma Z_0. Más susceptible a efectos ambientales (por ejemplo, la máscara de soldadura añade ~0.2–0.5 a ε_r).
- Capas internas (stripline): Intercalado entre planos → mayor ε_r efectiva, pistas más estrechas, mejor blindaje EMI, pero tolerancias más estrictas debido a la variabilidad del preimpregnado.
Enrutamiento de Pares Diferenciales a Través de Múltiples Capas
Los pares diferenciales (por ejemplo, LVDS, Ethernet) transportan señales complementarias para mejorar la inmunidad al ruido. Al enrutarlos a través de múltiples capas, el objetivo principal es preservar el acoplamiento ajustado y mantener el balance de impedancia a lo largo del camino.
Directrices de diseño:
- Mantenga el espaciado de pares s menor que el doble del ancho de la traza w para mantener un acoplamiento estrecho (por ejemplo, s=0.1–0.15 mm para 100Ω).
- El skew generalmente debe mantenerse por debajo de 5 a 10 ps (por ejemplo, <1.5 mm a 3 GHz). La sintonización en serpentina debe hacerse en la misma capa.
- Para las transiciones de capa, use vías (ciegas/micro preferidas) para minimizar los stubs (<0.5 mm).
- Desfasa las vías emparejadas según sea necesario para reducir la diafonía agregada.
- La impedancia diferencial se puede aproximar como:
Z_diff ≈ 2 × Z_0 × (1 – k)
donde k es el coeficiente de acoplamiento, típicamente en el rango de 0.1 a 0.3. Los valores objetivo comunes se encuentran entre 90 y 120 Ω, dependiendo del estándar de interfaz.
- Al trazar el recorrido a través de las capas, asegúrese de que se mantenga la continuidad del plano de referencia (véase más abajo); evite dividir los pares entre capas asimétricas (por ejemplo, al pasar de una microcinta a una línea de banda, la impedancia Z varía entre 10 y 201 TP3T).
Aplicaciones típicas:
- Interfaces de alta velocidad (por ejemplo, PCIe Gen4+ a 16 GT/s) de 8 o más capas
- Minimizar el recuento por par (≤2–4) para reducir las discontinuidades
Enfoque práctico de enrutamiento:
- Acoplados por el borde (uno al lado del otro) en el exterior; acoplados por la cara (apilados) en el interior para un empaquetamiento más denso
- En diseños multicapa, traza las rutas en capas adyacentes si es necesario, pero haz que las velocidades coincidan (las capas internas son más lentas en unos 101 TP3T debido a un ε_r más alto).
Utilice herramientas de ajuste de longitud en CAD (por ejemplo, xSignals de Altium) para la coincidencia automática.
Continuidad del plano de referencia y optimización de la ruta de retorno
Los planos de referencia, ya sean de tierra o de alimentación, proporcionan las rutas de retorno de baja inductancia de las que dependen las señales de alta velocidad. Cualquier discontinuidad en esa estructura de referencia puede crear picos de impedancia, aumentar las emisiones electromagnéticas (EMI) y degradar la calidad general de la señal.
Reglas de continuidad:
- No divisiones bajo trazas de alta velocidad; use vías de costura (espaciado de 0.3–0.5 mm) alrededor de los cortes.
- Las señales deben tener una referencia ininterrumpida; las vías de transición necesitan vías de tierra cercanas (a ≤0.5 mm) para “coser” planos.
- Optimizar h para desacoplamiento (por ejemplo, h<0.2 mm para una inductancia <1 nH).
- Evite enrutar sobre vacíos o ranuras; si es inevitable, enrute ortogonalmente o agregue capacitores.
Técnicas de optimización:
- Vía almohadillas antagonistas: Tamaño del diámetro 2× del taladro para minimizar la desadaptación de capacitancia.
- Devolver vías: Coloque 1-2 por señal a través de altas velocidades; forme “cercas de vías” para el apantallamiento.
- Planes de potencia Tratar como referencia para CC, pero emparejar con tierra para retornos de CA.
- Especificaciones de multicapa: En 8+ capas, dedica señal/tierra alternas para el mejor control.
Por qué esto importa:
Para señales en el rango de GHz, la calidad de la ruta de retorno no es opcional. Una ruta de retorno deficiente puede crear cambios de impedancia mayores al 20 por ciento, lo cual es suficiente para llevar el rendimiento de errores más allá de los límites aceptables en sistemas de muy alta velocidad.
Una regla práctica útil es pensar en términos de bucles de corriente. La corriente de retorno siempre intenta seguir la ruta de la señal lo más fielmente posible. Si la interrupción en esa ruta se vuelve lo suficientemente grande, típicamente mayor que una décima parte de la longitud de onda de la señal, se convierte en un problema serio. A 3 GHz, esa distancia crítica es de aproximadamente 10 mm.
Directrices de DFx para PCB multicapa
DFx extiende DFM/AFD/DFT para multicapas: enfoque en características ocultas y procesos secuenciales.
DFM (Fabricación):
- Laminación secuencial: Minimizar pasos (costo adicional); preferir vías escalonadas sobre apiladas para registro.
- Equilibrio de cobre: Distribución uniforme para evitar deformaciones/escasez de resina.
- Puntos de referencia Global + local por subpanel para alineación interna.
- Detalles de HDI: Aspecto ≤0.8:1 para microvías; vía en pad con rellenado/chapado.
- Evita los extremos: Las vías HAR y los preimpregnados ultrafinos aumentan la pérdida de rendimiento.
DFA (Ensamblaje):
- Vía en pad: Relleno + tapa para superficie plana (previene la absorción por capilaridad de soldadura).
- Escape de componentes: Asegure que el fanout acomode via ciegas/microvías debajo de los BGA.
- Puntos de prueba: Añade puntos exteriores accesibles; evita depender de características solo internas.
DFT (Prueba):
- Cama de clavos Incluir vias/pads de prueba en el exterior; los defectos internos necesitan métodos indirectos.
- Sonda voladora: Bueno para prototipos; agregar mallas para continuidad.
Consideraciones finales
El diseño de PCB multicapa no se trata solo de añadir más capas a una placa. Se trata de hacer compensaciones más inteligentes entre el rendimiento eléctrico, la fabricabilidad, la fiabilidad y el coste. Una PCB multicapa bien diseñada da a los ingenieros más libertad para manejar circuitos complejos, diseños más ajustados y requisitos de mayor velocidad sin perder el control del diseño.
En PCBCool, respaldamos a los clientes en la fabricación de PCB multicapa y ensamblaje de PCB para una amplia gama de aplicaciones, desde placas multicapa estándar hasta diseños más complejos con requisitos técnicos más estrictos. Si estás trabajando en un nuevo Proyecto de PCB multicapa y necesita un socio de fabricación que comprenda tanto los requisitos de diseño como las realidades de producción, nuestro equipo está listo para ayudar.
Preguntas frecuentes (PF)
R: No siempre. Depende del fabricante, del proyecto específico y de los requisitos del cliente. Para proyectos con exigencias de mayor fiabilidad, como la electrónica médica y automotriz, la inspección óptica automática (AOI) se realiza normalmente en cada placa.
Sí. Para proyectos con requisitos especiales de calidad, PCBCool puede seguir las prioridades de inspección definidas por el cliente, los criterios de aceptación, los rangos de tolerancia o los requisitos específicos de control de defectos.
Sam K trabaja en sistemas electrónicos integrados, con un enfoque en diseño de hardware, desarrollo de PCB, programación de firmware e integración de sistemas. También apoya la optimización del rendimiento y ayuda a convertir ideas de productos electrónicos en soluciones confiables en el mundo real.
