Blog
1+N+1 Stackup-Design-Tutorial für HDI-Leiterplatten
In modernen Elektronikprodukten werden Geräte kleiner, leistungsfähiger und schneller. Gleichzeitig steigt die Leiterplattendichte weiter an: mehr Bauteile, dichtere BGAs und komplexere Hochgeschwindigkeitssignalpfade. Für viele High-End-Anwendungen sind herkömmliche Mehrlagen-Leiterplattenstrukturen nicht mehr die effizienteste Lösung.
Um diese Engpässe zu beheben, HDI-Leiterplatten (High-Density Interconnect) entstanden. Die Kernidee von HDI ist es, eine höhere Routingdichte und eine bessere elektrische Leistung auf begrenztem Raum durch die Verwendung von geringere Leiterbahnen und Abstände, kleinere Mikro-Vias/Blind-Vias und engere Zwischenlagenverbindungen.
Unter den verschiedenen HDI-Strukturen, 1+N+1 ist eine der häufigsten und auch eine der am einfachsten zu beherrschenden für Ingenieure. Sie organisiert die Leiterplatte als ein Oberschicht + mehrlagiger Kern + Unterschicht, und nutzt sequentielle Laminierung, um Microvias und Buried Vias zuverlässig herzustellen.
Falls Sie damit noch nicht vertraut sind, lassen Sie uns jetzt damit beginnen.
Was bedeutet 1+N+1
Die Notation 1 + N + 1 ist eine der gebräuchlichsten (und am häufigsten missverstandenen) Arten, den Aufbau eines HDI-Stacks zu beschreiben. Sie bezieht sich auf die Aufbaukonstruktion und Fertigungsablauf, Nicht nur die endgültige Anzahl der Kupferschichten.
- 1 = Eine Aufbau-Schicht (sequenzielle Lamination + Mikro-Vias) auf der Oberseite
- N Der zentrale Kern (üblicherweise ein konventioneller Mehrlagenaufbau mit Durchkontaktierungen oder vergrabenen Vias; in vielen praktischen Fällen hat er eine gerade Anzahl von Lagen für Symmetrie, was jedoch nicht zwingend ist)
- 1 = Eine Aufbauschicht (sequentielles Laminieren + Mikrovia) auf der Unterseite
Typische Stapelungen umfassen die 1+2+1 und die 1+4+1:
Warum Designer die 1+N+1-Struktur verwenden
Ermöglicht lasergebohrte Mikrovias
Das Äußere “+1”-Schichten Unterstützung für lasergebohrte Mikro-Vias (typischerweise 0,08–0,15 mm Durchmesser) die die äußeren Lagen mit der nächstinneren Lage oder dem Kern verbinden, je nach Konstruktion. Diese kleinen Vias geben Oberflächenplatz für dichte Strukturen frei BGA-Fanout und Feinleiterbahnführung, die äußerst schwierig mit Standard-Durchsteckkontakten in konventionellen Mehrlagenleiterplatten.
Verbesserte Signalintegrität
Microvias sind wesentlich kürzer als durchgehende Vias, wodurch die Via-Stub-Länge und die damit verbundene parasitäre Induktivität/Kapazität drastisch reduziert wird. Dies ist besonders vorteilhaft für Hochgeschwindigkeitssignale (PCIe, USB 3.x, DDR4/5, MIPI usw.), bei denen lange Stubs zu starken Reflexionen und Signalverschlechterungen führen können.
Dünner und leichter
Da Mikro Via s den Bedarf an langen Durchgangslöchern reduzieren und eine flexiblere Lagenstapelung ermöglichen, 1 + N + 1 Bretter können dünner sein als konventionelle Mehrschichtmaterialien mit äquivalenter Dichte. Dies ist entscheidend für Smartphones, Wearables, Tablets und andere geräte mit begrenzten Platzverhältnissen.
Multilayer vs. 1+N+1-Struktur
| Aspekt | Standard-Leiterplatte mit mehreren Lagen | HDI mit 1+N+1-Struktur |
|---|---|---|
| Laminierungsverfahren | Typischerweise ein einzelner Laminierzyklus | Sequentielle Laminierung (mindestens 2 Zyklen) |
| Via-Typen | Hauptsächlich durchgehende Vias | Microvias (Laser) + Durchkontaktierungen (Blindvias können je nach Design verwendet werden) |
| Größenangabe | Typischerweise ≥ 0,2–0,3 mm, abhängig von der Fertigungskapazität | Microvias 0,08–0,15 mm |
| Zeilen-/Lochabstandsfunktion | 4/4–5/5 mil typisch | 3/3 Mil oder feiner auf den äußeren Lagen |
| Außenschichtdichte | Normal | Hoch (für Fine-Pitch-BGAs, dichte Leiterbahnführung) |
| Kosten | Senken | Höher (kann jedoch die Gesamtzahl der benötigten Schichten reduzieren) |
Via in 1+N+1 PCB
In 1 + N + 1 HDI Leiterplatten, Vias sind die unbesungenen Helden, die dichte Leitungsführungen, Signalintegrität und kompakte Formfaktoren ermöglichen. Ohne fortschrittliche Vias-Technologie wären Sie auf sperrige Durch kontaktlöcher beschränkt, die wertvollen Platz in Anspruch nehmen.
Microvias Es handelt sich um kleine, flache Vias (typischerweise 0,08–0,15 mm Durchmesser), die nur angrenzende Lagen in den Aufbauabschnitten verbinden. Sie unterscheiden HDI von Standard-Mehrlagenleiterplatten.
Lasergebohrt
Im Gegensatz zum mechanischen Bohren werden Microvias durch CO2- oder UV-Laser für Präzision und minimale Beschädigung. Dies ermöglicht die präzise Lochbildung in dünnen Dielektrika und ist unerlässlich für Fine-Pitch-Designs.
Buried Vias
Diese Vias sind vollständig intern zum KernN Schichten), die innere Lagen miteinander verbinden, ohne die äußeren Oberflächen zu erreichen (z. B. L3 → L4 in einem 1+4+1-Stackup). Sie werden gebohrt und beschichtet, bevor die äußeren Schichten aufgebracht werden. Buried Vias verbessern die Leitungsdichte der inneren Lagen, können aber nicht für Oberflächenverbindungen verwendet werden – sie sind während der Endlaminierung “begraben”. Sie werden häufig für die Stromverteilung oder Signalübergänge im Kern verwendet, ohne die äußeren Lagen zu überladen.
Durchsteck-Vias (PTH)
Der klassische Via-Typ: durch die gesamte Platine (L1 bis L(N+2)) gebohrt und zur Leitfähigkeit plattiert. In 1 + N + 1 werden sie sparsam für globale Verbindungen wie Strom-/Masse-Stitching oder dort eingesetzt, wo Mikro-Vias nicht ausreichen. Sie sind größer (typischerweise ≥ 0,2–0,3 mmund können in Hochgeschwindigkeitsdesigns Stubs erzeugen, sodass für kritische Signale häufig ein Backdrilling erforderlich ist. Sie bleiben jedoch für nicht kritische Pfade zuverlässig und kostengünstig.
Sequenzieller Laminierungsprozess
Sequentielle Laminierung ist ein Fertigungsprozess, bei dem eine Leiterplatte schrittweise aufgebaut wird, anstatt alles auf einmal.
Anstatt alle Kupferlagen in einem einzigen Laminierzyklus zusammenzupressen, wird der Prozess in mehrere Schritte unterteilt:
- Der Kern (N Schichten) wird zuerst laminiert.
- Zusätzliche Aufbau-Schichten werden nacheinander auf jeder Seite hinzugefügt
- Nach jedem Aufbau werden Mikro Via gebohrt und durchgalva-nisiert, und dann beginnt der nächste Laminierzyklus.
Dieser stufenweise Ansatz ermöglicht die Erzeugung von Mikro Vias und zuverlässigen HDI-Strukturen.
Elektrische Vorteile der sequenziellen Laminierung
Kurze Via-Leitungswege
In konventionellen Mehrlagenaufbauten erzeugen Durchkontaktierungen lange, ungenutzte Stubs, die Impedanzsprünge und Reflexionen verursachen, was zu Überschwingern und Augenschluss bei hohen Geschwindigkeiten. Sequentielle Laminierung ermöglicht Skip-Vias, die exakt dort enden, wo sie benötigt werden (z. B., L1 zu L2, nur), wodurch "Stubs" (stummelhafte Codefragmente) eliminiert oder drastisch verkürzt werden.
Reinigere Impedanzübergänge
Lasergebohrte Mikro-Vias haben kleinere Bohrungen und eine höhere Bohrpräzision, was zu kontrolliertere Impedanzübergänge wenn Signale sich zwischen Schichten bewegen.
Geringere Einfügedämpfung
Kürzere Vias und eine insgesamt geringere Platinendicke können die dielektrischen und Leiterverluste bei hohen Frequenzen reduzieren. Der sequentielle Aufbau ermöglicht zudem die Wahl von Dielektrikum-Materialien pro Abschnitt, was eine bessere Optimierung für minimale Dämpfung erlaubt.
Häufige Fehler im PCB-Stackup-Design von 1+N+1
Mikrovias wie normale Vias behandeln
Der größte Anfängerfehler (und auch Fehler für Fortgeschrittene) ist in Anbetracht der Tatsache, dass Microvias sich exakt wie Durchgangslöcher verhalten.
Microvias sind blind, kurz und auf angrenzende Schichten beschränkt — Sie können kein Signal über vier Lagen mit einer einzigen Mikro-Via leiten.
Sie haben zudem strenge Seitenverhältnissbeschränkungen (normalerweise ≤ 1:1), sodass tiefere Verbindungen typischerweise erfordern Stapeln oder Staffeln.
Designer platzieren oft Viele Ausläufer oder davon auszugehen, dass Mikro via direkt mit tiefen Kernschichten ohne Zwischen-Vias verbunden werden können — was nicht möglich ist.
Platzierung von Ebenen, wo Laser nicht bohren können
Laseroberfläche für Mikrobohrungen erfordert klarer Zugang.
Sie können keine massive Kupferebene auf der Kernschicht durchbohren, wenn sie direkt unter dem Via-Pad (oder schlimmer, falls das Flugzeug den Laserstrahl blockiert).
Übereinanderstapelung von Mikroverbindern
Stacking (das direkte übereinander Anordnen mehrerer Mikro-Vias) mag für die Dichte gut aussehen, wird jedoch zu einem Zuverlässigkeitsrisiko bei übermässigem Einsatz.
Fabrikspezifische Regeln ignorieren
Jeder Leiterplattenhersteller hat leicht unterschiedliche Fähigkeiten für die sequenzielle Laminierung, einschließlich:
- Maximaler Mikrovia-Durchmesser und -Tiefe
- Zulässige Stapelhöhen
- Minimale dielektrische Dicke
- Via Anforderungsempfehlungen
- Registrierungstoleranzen für sequentielle Schritte
Abschließende Gedanken
1 + N + 1 ist nicht nur eine weitere Stapelnotation ist es zur Branche geworden Standardlösung für die meisten modernen Hochdichte, Hochgeschwindigkeits- und kompakte elektronische Produkte welche die zusätzlichen Kosten und die Komplexität von vollen Any-Layer-HDI oder 2 + N + 2 Entwürfe.
Bei korrekter Ausführung — mit frühe Einbeziehung der Fertigung, realistisch durch Regeln, richtige Platzierung von Ebenen und eine disziplinierte Strategie durch ein virtuelles Modell — 1 + N + 1 liefert reale, messbare Vorteile:
- Feinraster-BGA-Escape bis 0,35–0,5 mm Pitch
- Multi-Gigabit-Signalintegrität mit sauberen Augendiagrammen
- Dünne, leichte und zuverlässige Platten
- Angemessene Herstellungskosten bei solider Ausbeute
Wird dies jedoch falsch umgesetzt, ist das Ergebnis vorhersehbar: Wiederholungen, Ausfälle im Feld, frustrierte Kunden und Budgets, die sich auf mysteriöse Weise verdoppeln.
Wenn Sie also das nächste Mal mit einem neuen Design beginnen, halten Sie inne und fragen Sie sich:
- Benötige ich wirklich mehr als 1 + N + 1?
- Habe ich vor Abschluss der Verlegung mit meinem Verarbeiter gesprochen?
- Behandle ich Mikro-Vias mit dem gebührenden Respekt – mächtig, aber wählerisch?
Wenn Sie einen Fertigungspartner suchen, der sequentielle Lamination, HDI-Beschränkungen und reale Ausbeute-Kompromisse versteht, PCBCool arbeitet eng mit Designern von den frühesten Lagenaufbau-Entscheidungen bis zur Volumenproduktion zusammen.
Sie haben nun das Wissen.
Bauen Sie etwas Großartiges.
Häufig gestellte Fragen (FAQ)
Nicht immer. Bei Designs mit geringer Geschwindigkeit oder geringer Dichte kann eine Erhöhung der Lagenanzahl kostengünstiger und einfacher sein.
A: Wenn Ihr Design BGAs mit feiner Rasterung, Hochgeschwindigkeitsschnittstellen oder enge Leiterplattenflächenbeschränkungen beinhaltet.
A: Ja. Designer müssen Mikrovias-Spannweiten, Via-in-Pad-Regeln, Ringrandbeschränkungen und die Impedanzkontrolle von Schicht zu Schicht berücksichtigen.
A: Übermäßiger Einsatz von Mikro-Via-Verbindungen, das Stapeln von Mikro-Via-Verbindungen ohne Prüfung der Zuverlässigkeitsgrenzen, Missachtung des Kupfergleichgewichts und die Annahme, dass alle Via-Verbindungen direkt mit dem Kern verbunden werden können.
A: Nicht erforderlich, aber üblich für BGAs mit feiner Teilung. Bei Verwendung sind Via-Füllung und Planarisierung entscheidend, um Lötfehler zu vermeiden.
Gestapelte Mikro-Vias können verwendet werden, erfordern jedoch eine strenge Prozesskontrolle. Viele Designer bevorzugen gestaffelte Mikro-Vias für eine bessere Langzeitstabilität.
Ja, aber Designer müssen den Kupferausgleich, die Segmentierung von Ebenen und die Via-Übergänge sorgfältig verwalten, um Probleme mit EMI und Spannungsabfall zu vermeiden.
A: In vielen Hochgeschwindigkeitsdesigns, ja. Blind-Microvias eliminieren lange Stubs, die ansonsten am Durchkontaktierungs-Via ein Backdrilling erfordern würden.
Ja, insbesondere für Produkte, deren Geschwindigkeit oder Komponentendichte voraussichtlich zunehmen wird, da die Architektur gut auf HDI-Designs mit höherer Lagenzahl skalierbar ist.
Das kann sein, aber die Stromverteilung muss sorgfältig geplant werden. Microvias sind nicht ideal für hohe Ströme und benötigen normalerweise Unterstützung durch PTHs oder Ebenenverdrahtung.
So früh wie möglich. Stackup-Entscheidungen beeinflussen die Routing-Strategie, die Impedanzkontrolle, die Kosten und die Machbarkeit.
A: Nein. 1+N+1 erfordert Laserbohren, sequentielle Lamination sowie strengeRegistrierungskontrolle.
Die Dicke hängt von der Wahl des Dielektrikums, dem Kupfergewicht und den Zuverlässigkeitszielen ab.
Es erhöht die Prozesskomplexität, aber mit einem erfahrenen HDI-Hersteller sind die Ausbeuten stabil und die Risiken beherrschbar.
A: Es kann für Prototypen verwendet werden, jedoch sind die Vorlaufzeit und die Kosten höher.
Vorbereitende Stackup-Definition, Zielimpedanz, VIA-Typen, Mikro VIA-Nutzung, Kupferstärken und Zuverlässigkeitsanforderungen.
Sam K arbeitet an eingebetteten elektronischen Systemen mit Schwerpunkt auf Hardware-Design, PCB-Entwicklung, Firmware-Programmierung und Systemintegration. Er unterstützt auch die Leistungsoptimierung und hilft bei der Umsetzung von Ideen für elektronische Produkte in zuverlässige, praxistaugliche Lösungen.
