Blog
Todo lo que necesitas saber sobre el retraso de propagación de PCB
El retardo de propagación es un concepto fundamental en el diseño de PCB, que afecta a si los circuitos de alta velocidad funcionan de manera confiable o fallan inesperadamente. A medida que las velocidades de señal aumentan en la electrónica moderna, incluso las pequeñas desincronizaciones temporales, que varían desde unos pocos hasta varias decenas de picosegundos, pueden provocar errores de datos, violaciones de temporización o una calidad de señal degradada. Los sistemas digitales de alta velocidad, como las interfaces de memoria DDR, los enlaces PCIe, USB4 y los SerDes de varios Gbps, son particularmente sensibles a estos efectos.
En este artículo, PCBCool explorará el retardo de propagación de la PCB a través de cinco secciones principales, que abarcan definiciones, causas, importancia, cálculos y técnicas de gestión práctica.
¿Qué es el retardo de propagación en una PCB?
El retardo de propagación (a menudo escrito como t_pd o tpd) es el tiempo necesario para que una señal eléctrica viaje desde su origen, como un pin de controlador, a su receptor, como un pin de carga, a lo largo de una traza de PCB que actúa como una línea de transmisión.
En los cables ideales, las señales parecen llegar al instante. Sin embargo, en las pistas reales de las placas de circuito impreso, las señales se desplazan a una velocidad limitada. Normalmente viajan a una velocidad de entre el 60 y el 70 % de la velocidad de la luz en el vacío (c ≈ 3 × 10^8 m/s, o aproximadamente 11,8 pulgadas por nanosegundo). Este retraso se produce porque los campos electromagnéticos que rodean al conductor interactúan con el material dieléctrico de la placa de circuito impreso, lo que ralentiza la señal.
El retardo de propagación por unidad de longitud se puede calcular como la inversa de la velocidad de la señal.
t_pd = 1 / v
donde v es la velocidad de la señal en el medio. En vacío o aire, t_pd es de aproximadamente 85 picosegundos por pulgada. En PCB, este valor aumenta debido a la constante dieléctrica (Dk o ε_r) del sustrato. Para el material FR-4 estándar (Dk ≈ 4.0–4.6), los valores típicos son:
- Microtira (traza en una capa exterior con un lado expuesto al aire): 145–150 ps/in
- Plano de línea (traza completamente incrustada entre dos planos de referencia): 170–171 ps/in
Las pistas de microstrip son ligeramente más rápidas porque parte del campo electromagnético viaja a través del aire (Dk = 1). Las pistas de stripline son más lentas pero proporcionan un mejor blindaje y condiciones de señal más uniformes.
Una regla práctica útil es que las señales viajan aproximadamente 6 pulgadas por nanosegundo en placas FR-4 típicas. Por ejemplo, una traza de 6 pulgadas introduce aproximadamente 1 ns de retraso, lo que se vuelve significativo cuando los tiempos de subida caen a unos pocos cientos de picosegundos en circuitos de alta velocidad.
El retardo de propagación es diferente del retardo de puerta (el tiempo de conmutación dentro de un circuito integrado) o del retardo de transmisión (el tiempo para enviar un paquete completo o flujo de bits). Se refiere únicamente al tiempo de viaje físico a lo largo de la interconexión, lo que lo convierte en un concepto crucial para comprender la temporización de la señal en las PCB.
Factores clave que determinan el retardo de propagación de la PCB
Múltiples factores controlan el retraso de propagación, siendo el más importante la constante dieléctrica efectiva (ε_eff o Dk_eff).
El retardo de propagación por unidad de longitud se puede estimar usando:
t_pd ≈ 85 × sqrt(ε_eff) (para materiales típicos de PCB FR-4)
O más generalmente:
t_pd = (sqrt(ε_eff) × L) / c
donde L es la longitud de la traza y c es la velocidad de la luz en el vacío (con unidades consistentes).
Para las pistas de microcinta, ε_eff es menor que el Dk de volumen porque parte del campo electromagnético se extiende al aire.
Para las trazas de línea de banda, ε_eff es casi el mismo que el Dk del material a granel, ya que el campo está completamente confinado en el dieléctrico.
Otros factores importantes incluyen:
- Constante dieléctrica del material: El FR-4 estándar tiene un Dk de aproximadamente 4.2–4.6, lo que da una t_pd de aproximadamente 174 ps/in para trazas empotradas. Los materiales de Dk bajo como Rogers RO3003 (Dk ≈ 3.0) o Isola Astra MT77 reducen esto a alrededor de 136 ps/in para microstrip.
- Tipo y geometría de la traza: La microstrip es más rápida debido a la exposición al aire, mientras que la stripline es más lenta pero más consistente.
- Longitud del trazado: El retraso aumenta proporcionalmente con la longitud.
- Grosor dieléctrico y distancia del plano de referencia: Estos afectan la distribución del campo y ε_eff.
- Otros efectos: La máscara de soldadura añade una fina capa con su propia constante dieléctrica (Dk); la temperatura y la humedad pueden alterar la Dk entre 5 y 10 pT en FR-4; la rugosidad de la superficie del cobre afecta ligeramente a las señales por encima de los 10 GHz; los ramales de las vías añaden un retardo localizado.
Las variaciones en Dk a través de las capas o regiones de la placa pueden generar diferencias en la velocidad de la señal, causando skew temporal —diferencias en los tiempos de llegada de la señal a través de múltiples trazas. En los diseños modernos con trazados densos y tasas de flanco inferiores a 50 ps, un control estricto del stackup es esencial para gestionar estos efectos.
Por qué el retraso de propagación importa en el diseño de circuitos
En circuitos de baja velocidad, el retardo de propagación es insignificante en comparación con los retardos de las puertas lógicas. Sin embargo, a medida que aumentan las frecuencias de operación y los bordes de las señales se vuelven más agudos, el retardo de propagación se vuelve crítico.
Una traza debe tratarse como una línea de transmisión cuando su retardo de ida y vuelta se aproxima o excede el tiempo de subida o bajada de la señal. Formalmente, la longitud crítica de la traza se puede estimar como:
L_crítica ≈ t_r / (2 × t_pd)
Si se cumple esta condición, las trazas no gestionadas pueden presentar reflexiones, ecos y desajustes de impedancia.
Problemas específicos causados por el retardo de propagación incluyen:
- Enlaces seriales de alta velocidad (PCIe Gen5/Gen6 a 32–64 GT/s, USB4, Ethernet de más de 100 Gbps): Los niveles bajos de distorsión reducen la apertura del ojo, aumentan las tasas de error de bits y añaden fluctuación.
- Interfaces paralelas (memoria DDR4/DDR5): Las señales de datos, dirección, comando y temporización deben llegar dentro de ventanas muy estrechas (a menudo <50 ps para DDR5); las diferencias provocan fallos de configuración o retención.
- Pares diferenciales: La diferencia entre un par (positivo vs. negativo) crea ruido de modo común, afectando el rendimiento de EMI y el rechazo de ruido. La diferencia entre pares interrumpe la temporización del bus.
- Distribución de reloj: Las diferencias entre las rutas de reloj pueden causar problemas de sincronización entre componentes.
Un ejemplo práctico: para un tiempo de subida de 100 ps en una microbanda FR-4 (150 ps/pulgada), la longitud crítica de la traza es de solo ~0.33 pulgadas. Dichas trazas cortas demuestran cómo incluso los pequeños retrasos de propagación se vuelven significativos a altas velocidades.
En diseños modernos con flancos de menos de 100 ps, interconexiones de alta densidad y empaquetado compacto, el retardo no gestionado puede causar prototipos poco fiables, fallos en las pruebas de cumplimiento y problemas en el campo. Un control cuidadoso del retardo es esencial para construir sistemas estables de múltiples Gbps, reducir errores, minimizar la diafonía y mejorar la integridad de la señal.
Cómo calcular el retardo de propagación de una PCB
El retardo total de propagación de una traza de PCB se puede estimar como:
Retraso total = t_pd × Longitud del rastro
donde t_pd está en ps/in y la longitud está en pulgadas.
Estimación simple:
- Para microstrip FR-4, t_pd ≈ 150 ps/in.
- Retraso en nanosegundos ≈ longitud / 6.67.
Fórmulas más precisas:
t_pd ≈ 85 × sqrt(ε_eff) (microstrip)
t_pd ≈ 85 × sqrt(ε_r) (línea de banda)
Para determinar la longitud máxima del rastro para un retardo objetivo:
longitud = Retraso deseado / t_pd
Interfaz DDR con tolerancia de desface de < 20 ps en microcinta FR-4:
Desajuste de longitud máxima = 20 ps / 150 ps/in ≈ 0.133 in ≈ 3.4 mm
Herramientas para mayor precisión:
- Solucionadores de pre-diseño de campo (Altium, Cadence Allegro, HyperLynx) para calcular ε_efectiva basándose en la pila de capas y la geometría de la traza.
- Simulación SPICE o IBIS para predecir retrasos de ruta completa, incluyendo vías.
- Medición utilizando Reflectometría en el Dominio del Tiempo (TDR) para capturar el retardo de ida y vuelta (dividir por 2), o Analizadores de Red Vectoriales (VNA) para el retardo de fase en el dominio de la frecuencia.
Ejemplo práctico:
Una traza de microstrip FR-4 de 12 pulgadas tiene un retraso total de ≈ 1.8 ns (150 ps/pulgada).
Con un tiempo de subida de 200 ps, la traza se comporta como una línea de transmisión y requiere impedancia controlada y terminación para prevenir reflexiones.
Ejemplo invertido:
Para un requisito de desajuste de pares PCIe < 50 ps, las longitudes deben coincidir dentro de 50 / 150 ≈ 0.33 pulgadas (≈8.4 mm).
Estos cálculos y mediciones ayudan a establecer pautas de enrutamiento de trazas en herramientas de automatización de diseño electrónico (EDA).
Mejores prácticas para gestionar el retardo de propagación en PCB
Para gestionar el retardo de propagación y reducir el skew, los diseñadores pueden seguir varios enfoques:
Selección de Materiales
- Utilice laminados de baja constante dieléctrica (Dk) y baja pérdida como Megtron 6, Rogers 4350B o Isola Tachyon para reducir el retardo de referencia y la dispersión de la señal.
- Especialmente importante para diseños de alta velocidad (> 10 Gbps) o alta frecuencia.
Emparejamiento y ajuste de longitud
- Iguale las longitudes eléctricas en lugar de solo las longitudes físicas, teniendo en cuenta las diferencias de ε_eff.
- Añade patrones serpentinos (meandro o acordeón) a trazas más cortas.
- Coloca secciones de ajuste cerca de desajustes, como vías o curvas.
- Utiliza curvas suaves en lugar de ángulos agudos.
- Mantenga un espacio adecuado para limitar el acoplamiento.
- Tolerancias de objetivo: ±5–10 milésimas de pulgada para señales de múltiples GHz, ±2–5 milésimas de pulgada para diseños más rápidos.
Apilamiento y enrutamiento controlados
- Coloca las señales de alta velocidad en capas consistentes.
- Use microcinta cuando la velocidad sea crítica y las EMI sean manejables.
- Usa stripline para una mejor uniformidad.
- Enruta pares diferenciales con espaciado simétrico y estrecho.
Vía de manipulación
- Reduce el recuento de vías siempre que sea posible.
- Utilice taladrado inverso o vías ciegas/enterradas para rutas críticas para minimizar el retraso adicional.
Flujo de trabajo impulsado por simulación
- Realice comprobaciones de integridad de la señal (SI) antes y después del diseño para confirmar el retardo, la calidad del ojo y los márgenes de temporización.
Pasos adicionales
- Mantenga señales relacionadas en la misma capa para evitar diferencias de velocidad.
- Evita el enrutamiento cerca de los bordes de la placa.
Consideraciones finales
El retardo de propagación, antes considerado un detalle menor, ahora juega un papel central en el rendimiento de las PCB de alta velocidad. Al comprender su física, calcularlo con precisión y aplicar estrategias de mitigación específicas, los diseñadores pueden cumplir con requisitos de temporización estrictos sin rediseños extensos. Una gestión eficaz de los retardos garantiza placas fiables y de alto rendimiento en el entorno electrónico actual.
PCBCool Posee una amplia experiencia en PCBs de alta velocidad, diseños de trazas largas y proyectos de placas de gran formato. A diferencia de los fabricantes típicos, nuestro equipo ofrece más que fabricación: brindamos soporte de ingeniería, optimización de diseño, revisiones de diseño y servicios de valor agregado para ayudar a que sus diseños de PCB cumplan con los objetivos de rendimiento de manera eficiente.
Preguntas frecuentes (PF)
A: El retardo de propagación se convierte en una restricción cuando los márgenes de temporización se reducen al mismo orden que los retardos de interconexión. Esto ocurre típicamente cuando las tasas de flanco de la señal son lo suficientemente rápidas como para que las pequeñas diferencias de longitud se traduzcan en un skew medible, incluso si la frecuencia general del reloj parece modesta.
La sensibilidad del retardo de propagación está impulsada principalmente por la velocidad de los flancos, no por la frecuencia del reloj. Las señales con flancos lentos pueden tolerar trazas más largas, mientras que los flancos rápidos exigen un control más estricto de la longitud independientemente de la frecuencia de operación.
Sí. Las diferencias en la asignación de capas, la distancia del plano de referencia, el material dieléctrico, la cobertura de la máscara de soldadura o el uso de vías pueden cambiar la constante dieléctrica efectiva, lo que resulta en diferentes velocidades de propagación incluso para longitudes físicas iguales.
En la mayoría de los casos, no. Las redes de alimentación y tierra están dominadas por la impedancia, la inductancia y la respuesta a corrientes transitorias, en lugar del tiempo de propagación de la señal. El retardo de propagación afecta principalmente a las trayectorias de señal punto a punto con relaciones de tiempo definidas.
R: Los valores aproximados resultan útiles en las primeras fases del diseño, pero pueden diferir entre un 10 % y un 20 % de los resultados reales. Para lograr un control preciso de los retardos, es necesario realizar cálculos específicos para cada apilamiento o utilizar una extracción basada en un solucionador de campo que tenga en cuenta la geometría y los materiales.
La igualación de longitud solo es necesaria cuando las señales están relacionadas con el tiempo. La igualación de señales no relacionadas de alta velocidad agrega complejidad de enrutamiento sin mejorar el rendimiento y puede incluso aumentar el riesgo de acoplamiento o EMI.
A: Las vías individuales solo agregan un pequeño retraso, pero las diferencias en la cantidad o estructura de las vías entre señales relacionadas pueden introducir sesgo. En diseños de tolerancia estricta, la simetría de las vías importa tanto como la longitud del rastro.
Las consideraciones de retardo deben comenzar durante la planificación de la pila y la selección de la interfaz. Abordar el retardo de propagación después del enrutamiento a menudo conduce a compromisos, estructuras de ajuste adicionales o iteraciones de diseño innecesarias.
Sí. Las variaciones en el grosor del dieléctrico, el contenido de resina y la DK del material pueden alterar ligeramente la velocidad de propagación. Los diseños con un margen de tiempo mínimo deben tener en cuenta estos efectos durante la validación.
Es ambas cosas. Si bien el retardo de propagación es una propiedad física de la PCB, su impacto depende de los presupuestos de tiempo del sistema, los protocolos de interfaz y el comportamiento de los componentes. Una gestión eficaz requiere coordinación entre el diseño de la PCB y la arquitectura del sistema.
Loki ha trabajado en comercio internacional y en PCB desde 2021, con experiencia en fabricación de PCB, ensamblaje y comunicación con clientes. En PCBCool, apoya la publicación de contenido técnico y ayuda a conectar las consultas de los clientes con el gerente de cuenta adecuado para un seguimiento eficiente de los proyectos.
