Blog
Bewährte PCB-Design-Anleitung für Fertigungsprojekte
Im Jahr 2024 leitete ich Post-Mortems für 53 gescheiterte Leiterplattenprojekte. In 41 dieser Fälle war das Schaltbild korrekt, die Bauteile waren authentisch und das Layout bestand die Design Rule Check (DRC)—Dennoch scheiterten die Platinen in der Validierung.. Warum? Der Prozess war fehlerhaft, nicht die Ausgabe.
Teams Stapelvalidierung übersprungen, Hochgeschwindigkeitssignale geroutet, bevor die Impedanz definiert und ohne thermische Ziele an das Layout übergeben wurde. Das Ergebnis? zyklische Wiederholung von 3–6 Wochen, geplatzte Fristen und geschwundenes Kundenvertrauen.
Diese Anleitung liefert bewährter 7-Phasen-Leiterplatten-Designprozess eingesetzt in automobilen, medizinischen und industriellen Einsätzen – nicht als Lehrbuch-Flussdiagramm, sondern als Ausfallabhängige Sequenz mit Phasentoren, Validierungs-Triggern und Notausstiegen.
Keine Theorie. Nur das, was dem Nairobi-Staub, europäischen EMV-Kammern und dem 24/7-Industriebetrieb standhält.
Phase 1: Anforderungen und Architektur (Das “Warum” vor dem “Wie”)
Die meisten Teams springen direkt zu den Schaltplänen. Die besten beginnen mit Systemgrenzen:
- Elektrik Spannungsschienen, maximaler Strom, Rauschtoleranz (z. B. “ADC-Referenz: ±0,5% im Bereich von 0–70 °C”)
- Mechanik Platinenabmessungen, Befestigungslöcher, Steckplatzpositionen
- Umwelt Betriebstemperatur, Luftfeuchtigkeit, Vibrationsprofil (z. B. “IP65-Gehäuse, 5–50°C”)
- Regulatorisch: EMV (FCC/CE), Sicherheit (IEC 62368), RoHS
Echte Enttäuschung
Ein Solarladeregler bestand Labortests, scheiterte jedoch an der Küste Kenias. Warum? Keine Spezifikation für Salzsprühnebenstreifung. Spuren im Abstand von 0,2 mm eingedeckt an 85% RH.
Liefergegenstand
Systemanforderungsdokument (SRD) – eine lebende Spezifikation, die vor Phase 2 unterzeichnet wird.
Abbildung 1: Vorlage für Systemanforderungsdokument
Phase 2: Planskizze + Vor-Layout-Analyse (nicht nur Konnektivität)
Der Schaltplan ist nicht nur aus Drähten und Symbolen gemacht. Er ist das erstes physisches Modell – wenn richtig gemacht.
Kritische Praktiken
- Hierarchische Blöcke: Gruppenleistung, analog, digital, RF – selbst in einlagigen Designs
- Design-Annotationen Fügen Sie Notizen wie “Behalten Sie D+ D− < 100 mm, angepasst ±0,1 mm” direkt auf Leiterbahnen ein
- Kraftbaum Entkopplungsstrategie – Bulk → Keramik → IC-Pin
- Planung von Pin-Swapping Erwägen Sie austauschbare Pins (z. B. SPI MISO/MOSI) für mehr Flexibilität beim Layout
Erfolgreich vermieden:
Ein Drohnenflugregler vermerkte “I²C-Takt: max. 30 cm, keine Vias”. Das Layout wurde befolgt – null Bus-Abstürze in 2.000 Einheiten.
Validierungs-Gate
- Alle ICs verfügen über angeschlossene Strom-/Masseanschlüsse (kein schwebendes VCC).
- Alle Hochgeschwindigkeitsschnittstellen haben Längen-/Skew-Anmerkungen.
- Netzwerkkategorien definiert (z. B. POWER, ANALOG, USB_HS)
Phase 3: PCB-Design-Spezifikation (Der Vertrag für das Layout)
Hier scheitern die meisten Projekte. Das Überspringen dieser Phase macht aus dem Layout ein Ratespiel.
Wesentliche Elemente
- Schichtaufbau: Material (z.B. Isola FR408HR), Dicke pro Lage, Kupfergewicht
- Impedanztabelle:
| Netzklasse | Ziel Z | Toleranz | Schicht | Maximale Länge |
|---|---|---|---|---|
| USB_HS | 90 Ω | ±10% | L1 | 120 mm |
- Leistungsintegrität: Zielimpedanz, Entkopplungsstrategie, Plane Splits
- Wärmeplan Hotspot-IDs, minimale Kupferfläche, Anzahl/Größe thermischer Durchkontaktierungen
- EMZonen Sperrgebiete, Abschirmungsanforderungen, Erdungsstrategie
Profi-Tipp:
Verwenden Sie ein 1-seitige PCB-Designspezifikation – sogar in Start-ups. Wenn es nicht passt, verkomplizieren Sie die Spezifikation wahrscheinlich.
Phase 4: Bestückung (Die Entscheidung zum 80%)
Platzierung ist keine Frage der Ästhetik. Es geht darum, Signalintegrität, thermischen Fluss und Herstellbarkeit gleichzeitig zu realisieren.
Kritische Regeln
- Wärme zuerst Platzieren Sie Hochleistungsbauteile (MOSFETs, Regler) nahe den Platinenrändern oder an ausgewiesenen Kühlkörperzonen.
- Signalfluss Behalten Sie einen klaren Pfad von links nach rechts oder von unten nach oben bei (z. B. Antenne → HF → Prozessor → Kommunikation).
- Entkopplung der Nähe Platzieren Sie Kondensatoren innerhalb von 2 mm der IC-Stromanschlüsse, wobei Vias so kurz wie möglich gehalten werden.
- DFM-Konformität:
- Vermeiden Sie hohe Komponenten in der Nähe von Steckverbindern (können die Paarung behindern).
- Platzieren Sie Fiducials innerhalb von 10–100 mm von Feinpitch-ICs.
- Stellen Sie sicher, dass Testpunkte zugänglich sind (keine Vias unter RF-Abschirmungen).
Tatsächliche Kosten:
Ein Motorcontroller platzierte MOSFETs im Zentrum der Platine ohne definierten Luftstrompfad. Feldeinheiten fielen bei einer Umgebungstemperatur von 48°C aus, obwohl die Komponenten für eine Sperrschichttemperatur von 125°C ausgelegt waren.
Checkliste für Platzierungsgate:
- Alle thermischen Hotspots haben definierte Wärmeableitungswege.
- Hochgeschwindigkeits-ICs (USB, Ethernet) haben kontinuierliche Rückpfade
- Analoge und digitale Signale werden strikt getrennt (Analogsignale werden mit mehr als 10 mm Abstand zu Schaltknoten geführt)
- Alle Testpunkte und Fiducials entsprechen den Montage- und Testanforderungen.
Phase 5: Constraint-gesteuertes Routing (Wo Physik auf Kupfer trifft)
Routing ist nicht “Punkte verbinden”. Es ist die Durchsetzung physikalischer Gesetze in Kupfer.
Ausführungsprotokoll:
- Importieren Sie Beschränkungen aus Phase 3 in das Layout-Tool
- (z. B. Altium Design Rules, Cadence Allegro Constraint Manager)
- Leiten Sie kritische Netze zuerst.
- Leistungsübertragung breite, kurze Pfade mit geringer Schleifeninduktivität
- Hochgeschwindigkeitssignale längenangepasst, keine Stummel, kontrollierte Impedanz
- Analogsignale: Schutzringe, wo erforderlich, isoliert von digitalem Übersprechen
- Wenden Sie DFM-Regeln frühzeitig an
- Mindest Leiterbahn-/Isolationsabstand pro Kupfergewicht (z. B. 0,2 mm für 1 oz Kupfer)
- Tränentropfen auf Vias zur Verbesserung der Ausbeute
- Vermeiden Sie 90°-Biegungen; verwenden Sie 45°-Winkel oder Rundungen.
Fortgeschrittene Praxis
Signalverzögerung berücksichtigen, nicht nur physische Länge.
Zum Beispiel kann eine 125-MHz-SPI-Schnittstelle eine Skew (Fehlstellung) von bis zu 800 ps tolerieren, was je nach Aufbau zu einer Leitungslänge von etwa 120 mm führen kann – nicht “die gleiche Millimeterlänge”.”
Erfolgreich vermieden:
DDR3-Leitungen werden auf einen Skew von ±50 ps (nicht ±1 mm) geroutet. Null Bitfehler bei 800 Mbps in Validierungstests.
Phase 6: Designvalidierung (Über “grünes DRC” hinaus)
Das Bestehen von DRC bedeutet nicht, dass die Platine in der realen Welt funktioniert. Eine echte Validierung geht über Regelprüfungen hinaus und verifiziert das elektrische, thermische und fertigungstechnische Verhalten.
Validierung sollte beinhalten:
| Prüfen | Werkzeug | Warum es wichtig ist |
|---|---|---|
| Signalintegrität | SIwave, HyperLynx | Findet Reflektionen und Übersprechen, die von DRC nicht erkannt werden können |
| Leistungsintegrität | PDN-Analysator | Überprüft die Zielimpedanz über den Frequenzbereich |
| Thermische Simulation | Ansys Icepak, SimScale | Prognostiziert Hotspots vor der Fertigung |
| DFM-Prüfung | GC-Prevue, FreeDFM | Fängt fab-spezifische Probleme (z. B. Lötstopplack-Splitter) auf. |
| Netzlistenvergleich | CAM350, Gerbv | Stellt sicher, dass keine nicht verbundenen oder vertauschten Pins vorhanden sind. |
Kritisch
Führen Sie die SI- und PI-Analyse erst durch, wenn das Routing vollständig abgeschlossen ist (100%). Unvollständige Layouts führen zu irreführenden Ergebnissen und einer falschen Sicherheit.
Validierungstor (Alle müssen bestehen):
- SI: Augendiagramm am Empfänger geöffnet
- PI: ZPDN ZZiel bis zur maximalen Frequenz von Interesse
- Thermisch TVerbindung unter der Angabe mit mindestens 10 °C Marge
- DFM Keine kritischen Verstöße für das Zielfertigungshaus
Phase 7: Übergabe an die Produktion (Die Endprüfung)
Der Export von Gerbern ist nicht das Ende des Prozesses. Es ist die letzte Möglichkeit, Ausschuss, Verzögerungen und Fehlinterpretationen in der Fertigung zu verhindern.
Übergabeprotokoll
- Generieren
- Gerber (RS-274X) für alle Lagen
- NC-Bohrer (Excellon v2)
- IPC-356 Netzliste (optional, aber dringend empfohlen)
- Stückliste (BOM) (CSV + XLSX)
- Validieren
- Verwenden Sie Tools wie GC-Prevue oder FreeDFM, um Folgendes zu bestätigen:
- Bohreinheiten entsprechen Gerber-Einheiten
- Die Platinen-Umrisslinie ist geschlossen (keine Lücken oder Bögen)
- Lötstopplack-Expansion ≥ 0,075 mm
- Verwenden Sie Tools wie GC-Prevue oder FreeDFM, um Folgendes zu bestätigen:
- Paket
- ZIP-Archiv mit sauberer Benennung: ProjektName_JJJJMMTT/
- Eine Readme.txt mit folgendem Inhalt:
- Schichtaufbau
- Anforderungen an die Impedanz
- Spezielle Anweisungen (z. B. “Bleihaltiger Prozess erforderlich”, “Blaue Lötmaske”)
Echter Gewinn
Ein Team mit Sitz in Nairobi hat den vollständigen Aufbau in die Datei „Readme.txt“ aufgenommen. Der Fertigungsdienstleister verwendete bereits beim ersten Bau das richtige Material – was zu einer Erststückausbeute von 98,71 TP3T führte.
Die 3 stillen Prozesskiller (und wie man sie stoppt)
Das “Wir kriegen das schon im Layout hin”-Syndrom
Aufschieben thermische, EMV- oder Power-Integrity-Entscheidungen zu Layout-Garantien Kompromiss. Das Layout kann sich innerhalb von Einschränkungen optimieren – aber es kann diese nicht erfinden.
Beheben: Phase-3-Designspezifikations-Genehmigung erzwingen. Kein Entwurf beginnt ohne ihn.
2. Überspringen der SI/PI-Simulation vor dem Layout
Die Ausführung von Signal- oder Power-Integrity-Analysen nach dem Routing führt fast immer zu kostspieligen Reuegefühlen.
Beheben: Simulieren Sie kritische Topologien vor dem Routing. Stellen Sie frühzeitig Fragen, wie zum Beispiel:
“Kann diese USB-Schnittstelle auf Layer 3 laufen?”
3. Ignorieren von Baugruppenbeschränkungen
Platzierung eines BGA mit 0,4 mm Rastermaß ohne zugängliche Testpunkte oft zu einem nicht prüfbares Board, unabhängig von der elektrischen Leistung.
Beheben: Beziehen Sie Ihren EMS-Partner frühzeitig ein und holen Sie dessen DFM- und Testanforderungen vor der Komponentenplatzierung ein.
Abschließende Gedanken
Der PCB-Designprozess ist kein linearer Weg – er ist eine Reihe von überprüften Meilensteinen, die jeweils dazu dienen, den nächsten Fehlerfall zu verhindern.
Die schnellsten Teams sind nicht diejenigen, die am schnellsten routen. Es sind diejenigen, die die Absicht vor der Ausführung validieren, die Grenzen vor der Übergabe dokumentieren und die Physik vor der Fertigung überprüfen.
Denn in der Hardware wird Geschwindigkeit nicht in mm/Tag gemessen – sie wird in der Erststückausbeute und der langfristigen Zuverlässigkeit im Feld gemessen.
Bei PCBCool, DFA wird nicht als Checkliste am Ende des Prozesses betrachtet – es ist von Beginn an in die Unterstützung von PCBA-Projekten integriert.
Unser Ingenieurteam überprüft Design-Dateien, Montagebeschränkungen und Fertigungsannahmen, bevor die Produktion beginnt, und hilft so, Risiken zu identifizieren, die sich auf Ausbeute, Testbarkeit oder Montageablauf auswirken könnten. Diese frühzeitige Überprüfung ermöglicht es den Teams, mit weniger Iterationen, weniger Überraschungen und einem reibungsloseren Weg zum Erfolg des ersten Builds vom Konzept zu einer produktionsreifen PCBA zu gelangen.
Häufig gestellte Fragen (FAQ)
A: Das PCB-Design umfasst die Anforderungsdefinition, das Schaltplan-Design, die Randbedingungen und die Designabsicht, nicht nur das Zeichnen von Leiterbahnen.
A: Nein. Das PCB-Design definiert, was die Platine erreichen muss, während das Layout die physische Implementierung dieses Designs darstellt.
A: Sie sollten Stromanforderungen, Signalarten, Komponentenbeschränkungen und grundlegende Fertigungsgrenzen verstehen.
Sie sind nützlich als Lernwerkzeuge, aber reale Projekte erfordern zusätzliche Überprüfungen, die über das hinausgehen, was Tutorials normalerweise abdecken.
A: PCB-Entwurfskonzepte sollten zuerst kommen, andernfalls wird das Layout zu einem Versuch und Irrtum.
A: Sprung in das Layout ohne die Definition von Einschränkungen und Systemanforderungen.
Der Ingenieurgedanke ist wichtiger, da Software nur ein Werkzeug ist, um Entscheidungen auszudrücken.
A: So früh wie möglich, da Designentscheidungen direkten Einfluss darauf haben, wie das Board aufgebaut wird.
Sie validieren Annahmen, dokumentieren Einschränkungen und überprüfen Entwürfe anhand realer Produktionsgrenzen.
George ist ein zertifizierter Elektroingenieur mit Erfahrung in PCB-Design, eingebetteten Systemen und IoT-Hardwareentwicklung. Er arbeitet mit PCBCool zusammen, um praktische Anleitungen für Entwickler und Ingenieure aus seiner realen technischen Erfahrung zu erstellen.
