Blog
Guide de conception de circuits imprimés 5G pour la fabrication réelle
La technologie 5G redéfinit la communication sans fil moderne en permettant des débits de données plus élevés, une latence plus faible et une connectivité plus fiable. À mesure que les systèmes 5G évoluent vers des applications commerciales et industrielles de plus en plus exigeantes, les performances des circuits imprimés (PCB) deviennent de plus en plus importantes.
Contrairement aux circuits imprimés conventionnels, les circuits imprimés 5G doivent rester stables dans des conditions de haute fréquence RF et d'ondes millimétriques. À ces fréquences, le circuit imprimé lui-même fait partie du chemin du signal, et de petits changements dans les propriétés des matériaux, la géométrie du routage, les structures de vias ou la conception de l'empilement peuvent entraîner une perte de signal mesurable, une déviation d'impédance, une erreur de phase ou des risques de fiabilité.
Dans cet article, nous expliquerons comment ces contraintes de conception affectent les performances des circuits imprimés 5G et discuterons des techniques pratiques qui peuvent être utilisées pour réduire la perte de signal, améliorer le confinement des interférences électromagnétiques et renforcer la fiabilité dans les conceptions de circuits imprimés à haute fréquence.
Comment les matériaux des circuits imprimés affectent la perte de signal 5G
La compréhension des caractéristiques diélectriques des matériaux de circuits imprimés est essentielle pour la sélection des matériaux, la planification des processus et le contrôle des performances RF, en particulier au-dessus de 10 GHz. Avec le développement des systèmes mmWave fonctionnant à 28 GHz et 39 GHz, des variations de la constante diélectrique (Dk) peuvent produire des déphasages, modifier l'impédance et entraîner des imprécisions dans les systèmes de formation de faisceau utilisés dans les architectures à réseau phasé si le ΔDk dépasse 0,05.
Par exemple, les matériaux stratifiés à faibles pertes tels que le Rogers RO4350B ont une Dk de 3,48 et une Df de 0,0037 à 10 GHz, tandis que le MEGTRON 6 a une Df de 0,002. En comparaison, les matériaux FR-4 traditionnels ont généralement des valeurs de Dk comprises entre 4,2 et 4,5, avec une Df typiquement entre 0,020 et 0,035, créant des pertes excessives sur le trajet de transmission du signal RF.
Outre la perte diélectrique, la rugosité de la surface du conducteur devient plus prédominante à des fréquences plus élevées. À mesure que la fréquence augmente, la profondeur de peau diminue, rendant la perte liée à la profondeur de peau plus significative. Par exemple, la profondeur de peau à 28 GHz pour le cuivre est de 0,39 micron. Par conséquent, la majeure partie du courant est concentrée près de la surface du conducteur. En conséquence, une surface de cuivre rugueuse produit une résistance effective plus grande et une perte d'insertion plus élevée qu'une surface de cuivre lisse. Cette résistance et cette perte d'insertion accrues sont généralement estimées en appliquant soit les facteurs de correction de Huray, soit ceux de Hammerstad dans le cadre du processus de simulation EM.
Pour obtenir avec précision les propriétés diélectriques, les concepteurs peuvent réaliser des mesures par balayage de fréquence à l'aide de résonateurs diélectriques à poteaux fendus, des mesures de perte par insertion basées sur un analyseur de réseau vectoriel (VNA), et une corrélation des paramètres S entre la simulation CAO et la mesure physique. Ces résultats peuvent ensuite être comparés avec des programmes de modélisation de champs électromagnétiques 3D, notamment HFSS et CST Microwave Studio.
Contrôle de l'Impédance dans les Lignes de Transmission de Circuits Imprimés 5G
Pour la conception de lignes de transmission sur circuits imprimés 5G, les écarts par rapport à l'impédance cible ne doivent pas dépasser 5% afin d'obtenir une modélisation électromagnétique précise. Des écarts supérieurs à ±5% augmenteront considérablement la perte de retour et la gigue déterministe sur les interfaces haut débit fonctionnant à plus de 25 Gbps.
La fabrication d'une microbande de 50 Ω sur un stratifié FR-4 avec un εr de 3,48 et une épaisseur de diélectrique de 0,1 mm peut entraîner des largeurs de piste comprises entre 180 µm et 210 µm. Cette variation de la largeur de piste est due à l'épaisseur du cuivre et à la compensation de gravure. L'augmentation du profil du conducteur et la variation du diélectrique peuvent affecter l'impédance effective aux fréquences supérieures à 10 GHz. Par conséquent, les extractions par solveur de champ 2D seules peuvent ne pas fournir une précision suffisante pour le routage aux fréquences mmWave.
La meilleure pratique pour le routage des paires différentielles dans des canaux de 100 ohms consiste à maintenir un décalage de phase supérieur à 1,5 ps afin de minimiser la conversion de mode et la fermeture de l'œil. Ceci est particulièrement important en raison de l'effet de tissage du verre présent dans les matériaux des circuits imprimés.
En général, les canaux RF fonctionnant à 28 GHz sont acheminés à l'aide de structures de guides d'ondes coplanaires mis à la terre plutôt que par des chemins microbandes traditionnels. Ce choix s'explique généralement par le fait que les guides d'ondes coplanaires mis à la terre offrent un meilleur confinement du champ et des pertes par rayonnement plus faibles.
Via de résonance parasite dans les circuits imprimés 5G haute fréquence
Lors de la conception de circuits imprimés 5G haute fréquence, les discontinuités des vias introduisent une inductance parasite de 0,6 à 1,2 nH pour chaque mm de longueur du fût du via. Cela peut impacter les paramètres S du circuit imprimé à des fréquences supérieures à 10 GHz. Dans un via traversant traditionnel, le fût de via inutilisé peut se comporter comme une stub quart d'onde lorsque sa longueur électrique atteint 1/4 de la fréquence de fonctionnement.
Par conséquent, à 28 GHz, la longueur électrique d'une stub de 1/4 de longueur correspond à 2,7 mm du diélectrique effectif équivalent FR-4. Ce comportement peut créer une forte chute d'impédance sur le paramètre S11 et entraîner une dégradation de la perte d'insertion sur le paramètre S21.
L'utilisation du perçage arrière réduira la longueur inutilisée du fût de via vertical à moins de 0,2 λ, minimisant ainsi la longueur de la stub et ses effets de résonance associés.
Les performances de perte de retour à haute fréquence peuvent également être améliorées en réduisant la capacitance parasite grâce à une conception appropriée des anti-pads. L'augmentation du diamètre de l'anti-pad à 1,5 fois la taille du trou, associée à une planification appropriée des champs de vias et à un blindage des vias avec un espacement de λ/20, permet de maintenir la continuité du courant de retour et de supprimer la résonance des cavités sur les plans de référence.
Règles de disposition des ondes millimétriques pour la conception de circuits imprimés 5G
Aux fréquences mmWave, la conception des circuits imprimés passe progressivement d’un modèle de circuit concentré à un comportement électromagnétique distribué. Par conséquent, des variations de l’ordre de 0,1 mm peuvent entraîner des erreurs de phase importantes. Par exemple, à 28 GHz, avec un matériau de circuit imprimé présentant un ε_eff ≈ 3, la longueur d'onde mesurée le long des pistes de cuivre est d'environ 6 mm, ce qui se traduit par une grande sensibilité aux tolérances de longueur des interconnexions. Une variation de 0,1 mm de la longueur d’une piste entraînera un écart de phase de 6 à 7 degrés, ce qui se traduira par des erreurs dans la précision des systèmes à réseau phasé destinés à contrôler la direction du faisceau.
Les guides d'ondes coplanaires contrôlés constituent le milieu de transmission privilégié en raison de leur capacité supérieure à contrôler le champ électrique. Il convient toutefois de veiller à maintenir la symétrie de l'axe par rapport au plan de masse ainsi qu'un équilibre de cuivre de ±5 µm entre les points de référence, afin d'éviter toute asymétrie du champ modal et tout rayonnement indésirable.
Des géométries coniques optimisées sont nécessaires pour diminuer la perte de retour aux points de transition entre les pastilles des circuits intégrés RF et les lignes de transmission. Dans de nombreux cas, des transitions d'impédance à 3 à 5 étages sont utilisées pour assurer des lancements RF plus doux.
Les réseaux d'alimentation d'antennes fonctionnant à 39 GHz et 77 GHz nécessitent des canaux RF hautement isolés. Lorsque la distance entre deux canaux adjacents est inférieure ou égale à λ/20, comme 0,4 mm à 39 GHz, un couplage mutuel mesurable peut se produire, avec un niveau d'isolation supérieur à -20 dB. Les vias de mise à la terre positionnés en surface, espacés de λ/10 ou moins, peuvent aider à supprimer la propagation des ondes de surface tout en stabilisant les chemins de courant de retour.
Les irrégularités de la surface du cuivre peuvent entraîner des pertes supplémentaires de l'ordre de 15% à 25%. C'est pourquoi on opte souvent pour des surfaces de cuivre très lisses et des feuilles laminées afin de réduire encore davantage les pertes de transmission dans les conceptions de circuits imprimés 5G à ondes millimétriques.
Stabilité de l'alimentation PDN pour les circuits radiofréquence et FPGA 5G
Les systèmes FPGA et les émetteurs-récepteurs RF 5G peuvent être soumis à des transitoires rapides de tension et de courant. Afin de maintenir l'ondulation de tension en dessous de 3% lors d'événements transitoires instantanés dont la durée est inférieure à une nanoseconde, le circuit imprimé doit utiliser un réseau de distribution d'énergie (PDN) à faible impédance, capable d'assurer une alimentation stable sur toute la plage de fréquences de fonctionnement.
Pour déterminer l'impédance cible du PDN, utilisez la formule suivante :
Z = ∆V / ∆I
Par exemple, si la tension d'alimentation nominale du FPGA est de 0,9 V, que l'ondulation de tension admissible est de 27 mV et que le niveau de courant transitoire est de 12 A, l'impédance cible du PDN doit être inférieure ou égale à 2,25 mΩ. Ce niveau d’impédance du PDN peut être obtenu en utilisant plusieurs réseaux de condensateurs en parallèle, agencés de manière à ce que les fréquences d’auto-résonance de chaque réseau ne coïncident pas avec la fréquence de fonctionnement du FPGA et couvrent une bande passante allant du kilohertz à plusieurs centaines de mégahertz.
Les condensateurs d'amortissement pour ce type de circuit doivent être sélectionnés avec des valeurs de résistance série équivalente (ESR) contrôlées comprises entre 20 et 80 mΩ. Pour réduire davantage l'inductance de retour de courant, la distance entre le plan de puissance inférieur et le plan de masse supérieur doit être maintenue entre 50 et 75 µm.
Risques CEM dans les schémas de circuits imprimés denses 5G
Pour les cartes de circuits imprimés denses conçues pour des applications 5G fonctionnant au-dessus de 10 GHz, le couplage électromagnétique peut se produire entre des lignes de transmission couplées par les bords en raison des champs électriques de frange, des chemins de retour discontinus et de la génération de courants en mode commun. Lorsque la séparation des lignes centrales entre les lignes de transmission (TML) adjacentes est inférieure ou égale à trois fois la hauteur du diélectrique (3H), le couplage devient plus difficile à maîtriser.
Si deux lignes de transmission couplées par la tranche sont fabriquées avec un espacement de ligne centrale inférieur ou égal à 3H, la diaphonie de proche extrémité entre les deux lignes de transmission peut dépasser -25 dB à 28 GHz. Cela peut affecter l'intégrité du signal, augmenter le risque de rayonnement et réduire la marge de bruit des canaux 5G à haute fréquence.
L'efficacité du boîtier dans lequel se trouvent les composants dépend de la qualité de sa mise à la terre. À 39 GHz, une référence de masse de 1 nH peut créer une impédance réactive de 245 Ω, ce qui réduit considérablement les performances globales et l'efficacité du blindage en créant un chemin à haute impédance.
Il est donc important de veiller à utiliser plusieurs liaisons de châssis à faible inductance afin de confiner les interférences électromagnétiques (EMI) entrantes et sortantes. Une mise à la terre contrôlée du châssis, la mise en place de vias périphériques et une conception adéquate des chemins de retour peuvent contribuer à améliorer le confinement des interférences électromagnétiques et les performances de blindage dans les assemblages de circuits imprimés 5G à haute densité.
Fiabilité thermique des circuits imprimés multicouches 5G
Les cartes de circuits imprimés multicouches 5G à haute densité sont soumises à d’importantes contraintes thermomécaniques. Ces contraintes résultent d’une densité de puissance radiofréquence (RF) élevée, de multiples cycles de stratification et des différences de coefficient de dilatation thermique (CTE) entre le cuivre, les systèmes de résine et les stratifiés chargés de céramique. Le CTE sur l’axe z du matériau FR-4, tel qu’il est obtenu à la fabrication, dépasse 60 parties par million par degré Celsius (ppm/°C) lorsqu’il est mesuré au-dessus de la température de transition vitreuse (Tg), alors que la dilatation du cuivre n’est que d’environ 17 ppm/°C. Ce phénomène contribue de manière significative à la concentration des contraintes cycliques autour des barillets de vias plaqués et des interfaces des microvias.
La rugosité de la surface du cuivre peut également accroître les contraintes thermiques localisées, car les profils rugueux des conducteurs peuvent entraîner une adhérence non uniforme de la résine. Au cours de chaque cycle de puissance RF, les températures localisées dans les points chauds des sections d’amplificateurs de puissance en nitrure de gallium (GaN) peuvent dépasser 125 °C, ce qui contribue à une augmentation du taux de fatigue interfaciale et de la fatigue des joints de soudure à gros grains. Les essais de fiabilité selon la norme IPC-9701 indiquent que la durée de vie en fatigue des soudures diminue selon une fonction exponentielle lorsque l’amplitude de la déformation cyclique dépasse 0,3%.
Les structures d'interconnexion à haute densité (HDI) laminées séquentiellement sont plus sujettes à la défaillance en raison de la fracture des microvias empilées causée par le retrait de la résine et l'amincissement des capuchons de cuivre. Les microvias percées au laser avec un rapport d'aspect supérieur à 0,8:1 peuvent présenter une probabilité d'initiation de fissures nettement plus élevée après un cyclage thermique entre -40°C et +125°C.
L'analyse par éléments finis (FEA) peut être utilisée pour prédire la densité d'énergie de déformation, via la déformation du cylindre, ainsi que le fluage des joints de soudure dans des conditions de cycles thermiques JEDEC spécifiées. L'optimisation de la fiabilité peut inclure des architectures de microvias décalées, des stratifiés à faible CTE (coefficient de dilatation thermique) inférieur à 45 ppm/°C, ainsi qu'une répartition équilibrée du cuivre afin de réduire le gauchissement à moins de 0,751 TP3T dans les grands assemblages de fonds de panier 5G.
Tolérance d'empilement et validation par simulation pour les circuits imprimés 5G
La conception de l'empilement d'un circuit imprimé 5G ne se limite pas à l'agencement des couches de signal, d'alimentation et de masse. Elle sert également à garantir l'uniformité de l'impédance contrôlée, la continuité du plan de référence et la compensation des tolérances de fabrication du circuit imprimé. Par exemple, une ligne de transmission de 50 Ω avec εr = 3,45, constituée d’un noyau diélectrique de 0,18 mm, subira une variation d’impédance de ±2,5 à 3,5 Ω pour une variation de hauteur diélectrique de ±10 µm, ce qui affectera par conséquent la perte de retour (-10 dB) aux fréquences de fonctionnement de plusieurs GHz.
Il est possible de réduire le gauchissement grâce à la symétrie de l'empilement. Un déséquilibre dans la répartition du cuivre entre les couches supérieure et inférieure supérieur à 10% entraînera un gauchissement ou une torsion de 0,75 mm sur des panneaux de 100 mm après stratification.
Le processus de stratification séquentielle introduit des variations dans l'écoulement de la résine, ce qui peut entraîner un décalage latéral de 0,20 à 0,50 mm et nécessite une compensation par mise à l'échelle de l'outil photographique et un ajustement du facteur de gravure.
L'encombrement actuel entraînera une résistance effective plus élevée aux hautes fréquences, principalement en raison de la rugosité du profil des conducteurs lorsque Rz > 2,0 µm. Par conséquent, les modèles de simulation devraient intégrer une impédance de surface dépendante de la fréquence plutôt que de se fonder sur des hypothèses idéalisées concernant le cuivre.
Pour fabriquer avec succès un circuit imprimé 5G fiable, les règles de conception relatives à la variabilité électromagnétique, mécanique et de procédé doivent être intégrées simultanément.
Le processus de validation final n'est achevé que lorsque les paramètres S simulés et les résultats mesurés sur la carte fabriquée se situent dans la plage de tolérance définie.
Pensées finales
La conception de circuits imprimés 5G est l'endroit où la théorie de l'ingénierie rencontre la réalité de la fabrication. Même un circuit RF ou mmWave bien conçu peut présenter des risques de performance si le matériau du circuit imprimé, la superposition, le contrôle de l'impédance et le processus de production ne sont pas alignés dès le départ.
PCBCool prend en charge les projets de PCB 5G grâce à une expertise en ingénierie et en fabrication. Nous aidons les clients à identifier les risques de conception et de production à un stade précoce, puis transformons les exigences complexes de PCB haute fréquence en cartes fiables, prêtes pour l'assemblage et l'utilisation dans le monde réel.
Pour les entreprises développant des équipements de communication 5G, des modules RF, des systèmes d'antennes ou d'autres produits électroniques à haute fréquence, nous pouvons fournir un support pratique depuis la discussion de conception jusqu'à la fabrication et l'assemblage de circuits imprimés.
Foire Aux Questions (FAQ)
A : Pas toujours. Cela dépend du fabricant, du projet spécifique et des exigences du client. Pour les projets nécessitant une fiabilité accrue, tels que l'électronique médicale et automobile, le contrôle optique automatisé (AOI) est généralement effectué sur chaque carte.
Oui. Pour les projets ayant des exigences de qualité particulières, PCBCool peut suivre les priorités d'inspection, les critères d'acceptation, les plages de tolérance ou les exigences spécifiques de contrôle des défauts définis par le client.
Abraash Vnest travaille sur des projets électroniques liés à la défense, avec un accent sur le développement de schémas, le dépannage de circuits, les tests et la documentation technique. Il développe également des firmwares STM32 et met en œuvre des protocoles de communication industriels tels que CAN.
