Blog
Guida alla progettazione DDR4 per layout PCB ad alta velocità stabile
Quando si progetta un PCB DDR4 o un'interfaccia di memoria DDR4, gli ingegneri si concentrano spesso su termini quali controllo dei tempi, adattamento di impedenza e posizionamento attento dei componenti. Questi concetti sono importanti, ma sono troppo generici per guidare da soli un layout effettivo.
In pratica, molti problemi di layout DDR4 derivano dal trattare l'interfaccia come un bus uniforme. Un'interfaccia DDR4 è meglio compresa come una raccolta di diversi gruppi di segnali, tra cui le linee di byte DQ/DQS, i segnali di indirizzo e comando, le coppie di clock, i segnali di controllo, le tensioni di riferimento e le guide di alimentazione.
Ogni gruppo ha la propria relazione temporale, topologia di routing, requisito di impedenza e sensibilità al rumore. Questo è il motivo per cui il layout DDR4 non può basarsi su una regola generale applicata all'intera interfaccia.
A 2400 MT/s fino a 3200 MT/s, l'intervallo unitario è di soli circa 417 ps a 313 ps. Su uno stackup tipico FR-4, il ritardo di propagazione del segnale è spesso di circa 150–170 ps per pollice, a seconda della geometria della traccia e delle proprietà dielettriche. Di conseguenza, anche piccole differenze di routing possono creare uno skew misurabile, specialmente all'interno delle corsie di byte DQ/DQS.
Una strategia pratica per il layout della DDR4 dovrebbe quindi iniziare separando l'interfaccia in gruppi funzionali di segnale e applicando regole di routing specifiche per ciascun gruppo. La messa a punto della lunghezza dovrebbe basarsi sul ritardo elettrico e sui vincoli di layout del controller di memoria, non semplicemente sulla simmetria visiva.
Gestione del tempismo Byte-Lane DQ e DQS
Il bus dati DDR4 è organizzato in byte lane. Ogni byte lane contiene otto segnali DQ e una coppia differenziale DQS. Questa struttura a byte lane è importante e dovrebbe essere preservata nel layout fisico.
La coppia DQS funge da riferimento temporale per i segnali DQ associati. Durante le operazioni di lettura e scrittura, i dati vengono campionati in base alla temporizzazione DQS anziché all'orologio globale. Per questo motivo, il parametro temporale più critico all'interno di una byte lane è lo skew tra DQ e DQS.
Su uno stackup tipico di PCB, il ritardo di propagazione del segnale è di circa 160 ps/pollice, o circa 6–7 ps/mm. Se il controller di memoria consente solo ±20 ps di skew all'interno di una byte lane, pochi millimetri di disallineamento possono consumare gran parte del budget di temporizzazione disponibile. Pertanto, il routing all'interno di ciascuna byte lane dovrebbe essere compatto, diretto e preferibilmente mantenuto sullo stesso layer.
La corrispondenza della lunghezza dovrebbe essere gestita localmente all'interno di ciascuna corsia di byte. Non è necessario far corrispondere i segnali DQ da una corsia di byte a un'altra, poiché la logica di training DDR4 può compensare ogni corsia separatamente. Il tentativo di far corrispondere tutti i segnali di dati a livello globale spesso aumenta la congestione del routing e crea schemi serpentinati non necessari, che possono introdurre accoppiamenti e deviazioni di impedenza.
La sintonizzazione a serpentina dovrebbe essere utilizzata solo quando necessario e dovrebbe essere attentamente controllata. Schemi densi a zig-zag creano segmenti paralleli ravvicinati, aumentando l'accoppiamento capacitivo e peggiorando la consistenza dell'impedenza. Quando i meandri sono necessari per la sintonizzazione della lunghezza, dovrebbero essere fluidi, ampiamente distanziati e tenuti lontani dalle aree di accoppiamento critico.
Indirizzo di Routing e Segnali di Comando
I segnali di indirizzo e comando DDR4 utilizzano una topologia fly-by, a differenza dei canali dati, che sono instradati in una struttura punto-punto. Ciascun segnale lascia il controller di memoria e attraversa sequenzialmente i dispositivi DRAM. A causa di questa struttura fly-by, viene introdotto un ritardo di propagazione aggiuntivo da un dispositivo DRAM all'altro.
Ciò significa che i segnali non arrivano a tutti i dispositivi DRAM esattamente nello stesso momento. In altre parole, l'uguaglianza di lunghezza assoluta non è l'obiettivo per il routing degli indirizzi e dei comandi.
La tolleranza allo skew per i segnali di indirizzo e comando è tipicamente molto più ampia rispetto ai segnali DQ, spesso nell'intervallo da ±40 ps a ±60 ps a seconda del controller di memoria. Tuttavia, il requisito più importante è un ordine di routing coerente. Tutte le linee di indirizzo e comando dovrebbero seguire la stessa sequenza fisica attraverso i dispositivi di memoria.
Se un segnale crea un ramo separato, o instrada diversamente dagli altri il percorso fly-by, la coerenza del percorso fly-by può andare persa. Questo può creare un comportamento temporale più difficile da prevedere e compensare per il controller.
Gli obiettivi di impedenza single-ended solitamente rimangono nell'intervallo 40-50 Ω. Poiché il routing fly-by posiziona più carichi lungo ogni percorso del segnale, anche la struttura del via dovrebbe essere pulita e coerente. Una topologia del via stabile aiuta i segnali a comportarsi in modo prevedibile lungo l'intero percorso.
Mantenere stabili le coppie di clock DDR4
Il riferimento temporale globale per l'interfaccia di memoria DDR4 è fornito da una coppia di clock differenziale. Sono richiesti un'elevata corrispondenza intra-coppia e un'impedenza differenziale stabile, tipicamente 100 Ω. Qualsiasi disallineamento tra le tracce positiva e negativa può causare la conversione di modo, aggiungendo jitter ed EMI al segnale.
Il routing dell'orologio dovrebbe anche minimizzare i via ove possibile. Ogni via introduce induttanza e capacità parassite. Su schede più spesse, le sezioni inutilizzate del barrel dei via possono formare stub, che possono risuonare in intervalli di frequenza rilevanti per il funzionamento DDR4. In progetti critici, potrebbe essere necessario il back-drilling per rimuovere questi stub.
Entrambe le tracce di una coppia di clock differenziali dovrebbero rimanere referenziate allo stesso piano di massa continuo. Le sezioni del piano non dovrebbero passare sotto solo una traccia della coppia, perché ciò crea asimmetria e degrada la qualità del segnale. La spaziatura costante tra le due tracce è inoltre importante per mantenere un'impedenza differenziale stabile.
Il routing del clock è diverso dal matching DQ-DQS. La coppia di clock funziona come un riferimento di temporizzazione distribuito per l'interfaccia, quindi deve rimanere elettricamente pulita lungo l'intero percorso, non solo adattata localmente.
Controllo Pulito dei Segnali di Instradamento
Segnali di controllo come RESET, CKE, CS e ODT non richiedono lo stesso rigido abbinamento di skew dei segnali DQ, poiché operano al di fuori delle relazioni temporali delle byte-lane. Questi segnali di solito cambiano a una frequenza inferiore, quindi il focus del layout è diverso dall'instradamento DQ/DQS.
Il routing a impedenza controllata, tipicamente nell'intervallo 40-50 Ω, è ancora necessario. Tuttavia, l'accoppiamento stretto della lunghezza del segnale di solito non è la principale preoccupazione. La priorità dovrebbe essere un routing pulito, stubs minimi e piani di riferimento continui.
ODT richiede particolare attenzione perché controlla lo switching della terminazione on-die. Sebbene non sia critico in termini di temporizzazione come i segnali DQ, un routing ODT instabile può influenzare indirettamente il controllo delle riflessioni durante le transazioni di memoria.
Proteggere Vref dal rumore
La DDR4 utilizza circuiti di tensione di riferimento dedicati sia per i segnali di dati che per i segnali di indirizzo/comando: VrefDQ per i dati e VrefCA per indirizzo/comando. Queste tensioni di riferimento forniscono la soglia di confronto interna utilizzata dal DRAM.
Il ripple e il rumore di commutazione accoppiato sulle reti Vref riducono direttamente il margine di rumore disponibile. Per un funzionamento affidabile, la tolleranza al ripple è tipicamente limitata a poche decine di millivolt. Per questo motivo, il routing di Vref dovrebbe essere corto, isolato dai segnali di commutazione rumorosi e riferito a una terra a basso rumore.
I percorsi Vref dovrebbero anche evitare instradamenti paralleli lunghi vicino ai pacchetti di commutazione DQ. Il routing parallelo può introdurre accoppiamento capacitivo e disturbare il livello di tensione di riferimento, soprattutto se i condensatori di disaccoppiamento non sono posizionati vicino ai pin di riferimento della DRAM.
Queste reti dovrebbero quindi essere trattate come linee di riferimento analogiche sensibili, non come tracce digitali ordinarie.
Scegliere lo stackup e i materiali giusti per PCB
La progettazione dello stackup del PCB ha un impatto diretto sulla perdita di inserzione e sulla stabilità dell'impedenza. I materiali FR-4 standard hanno tipicamente una costante dielettrica (Dk) compresa tra 3,8 e 4,2 e un tangente di perdita (Df) compreso tra 0,015 e 0,02. Intorno a 1-2 GHz, la perdita di inserzione è spesso nell'intervallo di 0,5-1,0 dB per pollice, a seconda della qualità del dielettrico e della rugosità del rame.
La tracciatura di stripline tra due piani di massa solidi offre un migliore contenimento del campo rispetto alla tracciatura di microstrip su strati esterni. Questo può aiutare a mantenere un'impedenza più costante lungo il percorso. L'uso di rame a basso profilo può anche ridurre la perdita del conduttore, il che contribuisce a migliorare il margine dell'occhio ad alte velocità di trasmissione dati.
Le tolleranze di fabbricazione dovrebbero essere incluse nei parametri del modello di simulazione. Ad esempio, una tolleranza di impedenza di fabbricazione pari a ±10% può influire sui coefficienti di riflessione e sulla larghezza dell’occhio.
Gestione del Disaccoppiamento DDR4 e dell'Integrità dell'Alimentazione
Durante il refresh, un singolo dispositivo DRAM può assorbire una corrente che può raggiungere i 2–4 A. Anche le operazioni di lettura e scrittura possono generare un fabbisogno di corrente transitorio significativo. Durante queste rapide variazioni di corrente, la tensione di alimentazione nel punto di carico deve rimanere entro ±5% della tensione nominale, ovvero 1,20 V ±0,06 V.
Una strategia di disaccoppiamento pratica dovrebbe combinare condensatori di massa e ceramici su diversi intervalli di frequenza. I condensatori di massa nell'intervallo 47-100 µF dovrebbero essere posizionati vicino al blocco di memoria per fornire un serbatoio di carica per grandi variazioni di corrente.
Per una minore impedenza nella gamma di frequenze medie, da circa 100 MHz a diversi GHz, i condensatori ceramici da 0,1 µF dovrebbero essere posti in parallelo con i condensatori di bulk. Per un ulteriore disaccoppiamento ad alta frequenza sopra 1 GHz, i condensatori ceramici da 0,01 µF possono essere aggiunti anche vicino alla stessa area.
Il posizionamento è fondamentale. Un condensatore da 0,1 µF posizionato troppo lontano da un pin di memoria avrà un effetto di disaccoppiamento ad alta frequenza limitato a causa dell'induttanza nel percorso del tracciato tra il condensatore e il pin. Per ottenere i migliori risultati, i condensatori di disaccoppiamento dovrebbero essere posizionati entro 300 mil dai pin di memoria.
La rete di distribuzione dell'alimentazione, o PDN, dovrebbe essere verificata con uno sweep di impedenza tracciando l'impedenza della PDN rispetto alla frequenza. L'impedenza target della PDN dovrebbe rimanere al di sotto di 0,1 Ω per frequenze superiori a 1 kHz.
Ridurre il crosstalk nel routing DDR4
Un accoppiamento capacitivo significativo può verificarsi tra tracce parallele adiacenti quando la distanza tra esse è inferiore a due volte la larghezza della traccia. In un layout di memoria DDR4 denso, questo tipo di accoppiamento è difficile da evitare completamente, quindi deve essere controllato attraverso la spaziatura, la strategia di stratificazione e lo schermaggio.
La quantità di accoppiamento tra tracce parallele dipende fortemente dal tempo di salita del segnale, o edge rate. Molti segnali DDR4 hanno tempi di salita del driver nell'intervallo di 100-200 ps. Con un tempo di salita di 100 ps e una capacità di accoppiamento stimata di 4 pF a una separazione di tracce di 2 mil, la corrente di crosstalk indotta sulla traccia adiacente può avvicinarsi a 10 mA.
Per ridurre l'accoppiamento, è possibile utilizzare diversi metodi di layout del PCB DDR4:
- Aumenta spaziatura traccia: Ogni mil aggiuntivo di distanza può ridurre la capacità di accoppiamento di circa 0,3 pF/in. Ad esempio, aumentando la distanza da 5 mil a 8 mil è possibile ridurre il crosstalk di circa 30%.
- Instradare i percorsi dei byte su diversi livelli: Ad esempio, se DQ[0:7] è instradato orizzontalmente sul layer 3, DQ[8:15] può essere instradato verticalmente sul layer 4. L'instradamento ortogonale aiuta a ridurre l'accoppiamento capacitivo tra i byte lane adiacenti.
- Usare tracce di guardia a terra dove lo spazio lo consente: Le tracce di guardia, collegate a massa tramite vie di cucitura, possono ridurre il crosstalk di circa 50%. Tuttavia, richiedono spazio aggiuntivo per il tracciato e dovrebbero essere utilizzate in modo selettivo.
La maggior parte dei design di produzione utilizza una combinazione di spaziatura più larga e schermatura tra i gruppi di segnale critici. Il principale compromesso è tra densità di instradamento e integrità del segnale.
Considerazioni finali
Il layout della DDR4 non riguarda l'applicazione di una regola di routing universale all'intera interfaccia di memoria. Si tratta di capire come si comporta ciascun gruppo di segnali e di attribuire a ciascuno la giusta priorità di layout.
Quando la temporizzazione DQ/DQS, il routing fly-by, la stabilità dell'orologio, il controllo del rumore Vref, la selezione dello stackup, l'integrità dell'alimentazione e la gestione della diafonia vengono gestiti insieme, i progetti DDR4 hanno una base molto più solida per prestazioni stabili ad alta velocità. Se questi dettagli vengono ignorati, i problemi potrebbero non apparire nello schema, ma possono rapidamente manifestarsi come perdita di margine di temporizzazione, funzionamento instabile o debug di livello scheda difficile.
Per i team di ingegneria, questo è anche il motivo per cui la capacità di produzione dei PCB è importante. Un buon design DDR4 dipende ancora dall'impedenza controllata, dalla costruzione affidabile dello stackup, dalla coerenza dei materiali, dalla precisione delle tolleranze di fabbricazione e da un solido controllo del processo di produzione.
Domande Frequenti (FAQ)
A: Non sempre. Dipende dal produttore, dal progetto specifico e dai requisiti del cliente. Per progetti con esigenze di maggiore affidabilità, come l'elettronica medicale e automobilistica, l'AOI viene generalmente eseguito su ogni scheda.
Sì. Per i progetti con requisiti di qualità speciali, PCBCool può seguire le priorità di ispezione definite dal cliente, i criteri di accettazione, gli intervalli di tolleranza o i requisiti specifici di controllo dei difetti.
Abraash Vnest lavora su progetti elettronici legati alla difesa, con un focus su sviluppo schemi, risoluzione di problemi circuitale, test e documentazione tecnica. Sviluppa inoltre firmware STM32 e implementa protocolli di comunicazione industriale come CAN.
