Blog
Guida alla progettazione di PCB multistrato per prestazioni migliori
Potresti aver notato che i moderni dispositivi elettronici continuano a rimpicciolirsi pur offrendo le stesse prestazioni, se non superiori. A prima vista, questo può sembrare quasi controintuitivo. In realtà, però, è un risultato naturale dei progressi nella progettazione elettronica, e i PCB multistrato sono una parte importante di ciò che lo rende possibile. Aggiungendo strati conduttivi e sfruttando meglio la progettazione dello stackup e lo spazio di routing, le schede multistrato consentono a molta più funzionalità di adattarsi alla stessa impronta.
Per gli ingegneri elettronici, la progettazione di PCB multistrato non è più un'abilità di nicchia. È diventata una parte fondamentale della progettazione di schede moderne. In questa guida, esamineremo attentamente le considerazioni chiave coinvolte, dalla pianificazione dello stackup e della strategia di routing all'integrità di potenza, al controllo delle EMI e all'ottimizzazione dei costi.
Sia che tu stia passando da schede a 2 strati a progetti multistrato per la prima volta, sia che tu stia perfezionando il layout di una scheda ad alta velocità, questa guida ti fornirà solide basi pratiche per affrontare la progettazione di PCB multistrato con sicurezza.
Pianificazione dello stackup di PCB multistrato
Come saprai, un PCB è un po' come un panino, costruito sovrapponendo diversi strati. Un PCB multistrato è semplicemente una versione più complessa di quella struttura, con strati aggiuntivi aggiunti per supportare requisiti elettrici e meccanici più esigenti.
È per questo che il design dello stackup è la base di qualsiasi PCB multistrato. Determina come viaggiano i segnali, come viene distribuita l'alimentazione e come si comporta la scheda sia elettricamente che meccanicamente. Se fatto correttamente, è molto più probabile che la tua scheda raggiunga una forte integrità del segnale, una fornitura di alimentazione stabile, buone prestazioni EMI e una buona producibilità. Se fatto in modo errato, potresti finire per affrontare diafonia, problemi di impedenza, deformazioni, costi aggiunti o persino rilavorazioni.
Quando si progetta un circuito multistrato, il numero di strati è una delle prime decisioni importanti da prendere. Si tratta sempre di un compromesso tra prestazioni, costi e dimensioni della scheda.
- 4 strati → Costo inferiore, più facile da produrre e adatto alla maggior parte dei progetti, incluse applicazioni digitali, a segnale misto e a media velocità.
- 6 strati Una valida scelta quando si necessita di più spazio di instradamento o migliori prestazioni ad alta velocità, ma non si desidera il costo aggiuntivo e la complessità di 8 o più strati.
- 8-10 strati → Spesso necessario per progetti digitali ad alta densità e alta velocità come DDR, PCIe, sistemi a multi-gigahertz, applicazioni RF o schede con un numero molto elevato di componenti.
- 12 strati e oltre → Tipicamente riservato ad applicazioni più esigenti in settori quali server, telecomunicazioni ed elettronica automobilistica avanzata.
Come decidi?
Chiediti:
- Quanti segnali critici necessitano di percorsi di routing brevi e puliti?
- La mia scheda include interfacce ad alta velocità come USB 3.x, HDMI o SerDes?
- Quanta potenza il progetto deve sopportare?
- Quali sono le dimensioni della mia scheda di destinazione e il mio budget?
Via di Selezione nella Progettazione di PCB Multistrato
Le vie sono una delle strutture chiave che rendono possibili le interconnessioni elettriche tra i diversi strati di un PCB multistrato. All'aumentare del numero di strati e della densità di routing, la scelta delle vie diventa molto più importante. Influisce direttamente sull'integrità del segnale, sulle prestazioni termiche, sull'efficienza spaziale e sulla producibilità.
Vias Through-Hole
Alcune persone li chiamano anche "thru vias" o "plated through-holes". Indipendentemente dal nome, si riferiscono ai via che attraversano completamente l'intero stackup del PCB, collegando qualsiasi strato a qualsiasi altro strato, compresi gli strati superiore e inferiore.
Meglio adatto per:
- Strutture generali di schede multistrato
- Semplici progetti di circuiti multistrato
- Progetti elettronici a basso costo
- Scopi di montaggio meccanico
- Layout a bassa densità
- Distribuzione di alimentazione e massa
- Tracce ad alta corrente
- Montaggio del connettore e altre necessità di fissaggio meccanico
Limitazioni:
- Consumano spazio di routing su ogni livello, anche quando alcuni di questi livelli non necessitano effettivamente della connessione.
- Nelle schede dense/con molti strati (>10–12 strati), sprecano preziosa area di routing e aumentano il rischio di via stubs (porzioni inutilizzate che causano riflessioni del segnale nei progetti ad alta velocità >5–10 GHz).
- Il rapporto d'aspetto diventa una sfida. Una dimensione tipica del foro finito è di circa 0,2-0,4 mm, mentre lo spessore della scheda è spesso di 1,6-3,2 mm. Ciò si traduce in un rapporto d'aspetto di circa 6:1-10:1. Per una placcatura affidabile, si consiglia generalmente di mantenerlo a 8:1 o inferiore. Una volta che il rapporto sale oltre 10:1-12:1, aumenta significativamente il rischio di placcatura scarsa, vuoti e guasti dovuti a cicli termici.
- Non adatto per componenti ultra-fitti (ad esempio, BGA da 0,4 mm) a causa dell'inefficienza dello spazio.
Vie cieche e interrate
Una via cieca collega uno strato esterno (superiore o inferiore) a uno o più strati interni adiacenti, visibili da un solo lato (“cieca”).
Una via interrata collega solo strati interni — completamente nascosta all'interno della scheda, non visibile da nessuna superficie.
Meglio adatto per:
- Liberare spazio nello strato esterno per componenti e fanout a passo fine (ad esempio, fuga BGA).
- Riduci i via tramite stub per una migliore integrità del segnale nei progetti ad alta velocità/RF.
- Abilitare layout più densi senza aumentare eccessivamente le dimensioni del circuito stampato o il numero di strati.
Linee guida di progettazione:
- Vie cieche: Il rapporto d'aspetto (profondità:diametro) viene generalmente mantenuto a 1:1 o inferiore. Per la migliore affidabilità della placcatura, si preferisce un valore da 0,75:1 a 0,8:1. Con la foratura meccanica, il diametro generalmente deve essere almeno pari alla profondità. Con la foratura laser, simile alle microvie, l'intervallo è spesso compreso tra 0,6:1 e 1:1. Ad esempio, se la profondità è di 0,1 mm, il diametro dovrebbe generalmente essere di almeno 0,1-0,13 mm.
- Vias interrate: Il rapporto d'aspetto può raggiungere circa 10:1 fino a 12:1, sebbene solitamente si raccomandino rapporti di 8:1 a 10:1 o inferiori per una maggiore affidabilità della placcatura.
- Ogni coppia di vie necessita di un proprio file di perforazione, il che di solito implica la necessità di laminazione sequenziale.
- Dimensioni della anello anulare è tipicamente di almeno 90-150 μm, a seconda della classe richiesta e dei requisiti IPC-6012.
- Se i limiti del rapporto d'aspetto vengono superati, vengono spesso utilizzate strutture sovrapposte o sfalsate.
Microvias e Tecnologia HDI
Le microvie sono via cieche o interrate di piccole dimensioni (tipicamente <150 µm / 6 mil di diametro), formate solitamente tramite foratura laser. Secondo le definizioni IPC, una microvia è una struttura cieca con un rapporto d'aspetto massimo di 1:1 e una profondità non superiore a 0,25 mm (0,010 pollici).
La tecnologia HDI utilizza microvias per ottenere una densità di instradamento molto più elevata. Le strutture HDI comuni definite nello standard IPC-2226 includono:
- Tipo I: Microvia superficiale al primo strato interno, combinato con via passanti
- Tipo II: Microvia più via interrata più via passante
- Tipo III: Microvias impilati o sfalsati utilizzati per saltare su tre o più strati
Meglio adatto per:
- BGA a passo fine compresi tra 0,4 e 0,5 mm
- Smartphone, dispositivi indossabili, server e altri prodotti altamente compatti
- Percorso di fuga sotto campi di componenti densi
- Progetti che richiedono percorsi elettrici più brevi e un'induttanza inferiore per garantire una migliore integrità del segnale
Linee guida di progettazione:
- Il rapporto d'aspetto preferito è solitamente da 0,75:1 a 0,8:1 per la placcatura più uniforme.
- Il massimo pratico è 1:1. Oltre quel punto, l'affidabilità diminuisce rapidamente e problemi come vuoti e assottigliamento del rame sul fondo del via diventano più probabili.
- Le dimensioni tipiche sono trapano da 75 a 100 μm (3-4 mil) con pad di dimensioni intorno a 200-300 μm.
- Per i microvia impilati, ogni strato dovrebbe comunque rimanere entro il limite del rapporto d'aspetto 1:1. Se l'allineamento o la registrazione sono difficili, i microvia sfalsati sono generalmente più sicuri.
Non tutti i produttori sono in grado di gestire rapporti d'aspetto molto piccoli in modo affidabile. Confermare sempre le reali capacità di processo del fabbricante prima di finalizzare il progetto.
Via in Pad e Via riempita
Una via in pad, spesso abbreviata in VIP, è una via posizionata direttamente in un pad di un componente, ad esempio sotto una sfera di saldatura BGA o CSP.
Un via interrato è un via il cui foro è riempito con materiale conduttivo, come un riempimento a base di rame, o materiale non conduttivo, come epossidica. Spesso viene successivamente rivestito con rame. Questo è comunemente associato alle strutture IPC-4761 Tipo VI o Tipo VII.
Applicazioni e benefici:
- I via riempiti possono agire come percorsi termici, il che è utile in dispositivi come i package QFN e altri componenti termicamente sensibili.
- Offrono induttanza e resistenza inferiori, rendendoli più adatti per progetti ad alta frequenza o ad alta potenza.
- Consentono il fanout per dispositivi BGA con passo da 0,4 a 0,5 mm senza richiedere un instradamento a “dog-bone”.
- Aiutano a prevenire la risalita della saldatura nel via durante la rifusione, il che migliora l'affidabilità dell'assemblaggio a passo fine.
- I via riempiti possono anche ridurre la formazione di vuoti e migliorare le prestazioni in ciclaggio termico.
Linee guida di progettazione:
- La dimensione del via dovrebbe rimanere inferiore alla dimensione del pad. Ad esempio, un trapano da 0,1 a 0,2 mm può essere posizionato all'interno di un pad da 0,3 a 0,5 mm.
- La resina epossidica non conduttiva è comunemente usata come opzione di riempimento a basso costo, mentre il riempimento conduttivo è utilizzato quando la gestione della corrente o le prestazioni termiche sono più critiche.
- È richiesto un cappuccio di rame se la superficie deve rimanere saldabile.
- Le regole relative al rapporto di aspetto rimangono valide, soprattutto perché la placcatura deve essere completata prima del riempimento del via.
È importante confermare che il fabbricante supporti la struttura IPC-4761 pertinente. Il tipo VII, che significa riempito e tappato, è un approccio comune per le applicazioni via-in-pad.
Controllo dell'impedenza e progettazione ad alta velocità di PCB multistrato
Nella progettazione di PCB multistrato, il controllo dell'impedenza è fondamentale per i segnali ad alta velocità (> 100 MHz, ad esempio DDR, PCIe, USB 3.0+). Un corretto controllo dell'impedenza aiuta a preservare l'integrità del segnale riducendo riflessioni, crosstalk e interferenze elettromagnetiche. Quando l'impedenza non è adattata correttamente, il risultato può essere errori nei dati, problemi di temporizzazione o persino un guasto completo del collegamento.
Impedenza Controllata per Tracce degli Strati Esterni e Interni
Le tracce a impedenza controllata (ad esempio, single-ended 50Ω, differenziale 90–100Ω) si comportano come linee di trasmissione. La loro impedenza dipende dalla geometria della traccia, dalle proprietà dielettriche dei materiali e dalla struttura del piano di riferimento.
Per lavori di progettazione pratica, gli ingegneri utilizzano tipicamente le equazioni IPC-2141 o risolutori di campo come Polar o Si8000 per stimare l'impedenza.
Per una microstriscia dello strato esterno, l'impedenza può essere approssimata come:
Z_0 ≈ (87 / √(ε_r + 1.41)) × ln(5.98h / (0.8w + t))
dove:
- h l'altezza dielettrica rispetto al piano di riferimento
- w la larghezza del tracciato
- t è lo spessore del rame (tipicamente 0,035 mm / 1 oz)
Per una stripline a strato interno, l'impedenza può essere approssimata come:
Z_0 ≈ (60 / √ε_r) × ln(1.9(2h + t) / (0.8w + t)) (Linea di trasmissione simmetrica tra due piani.)
- Strati esterni (microstriscia): Esposto all'aria da un lato (ε_r=1), quindi ε_r efficace inferiore → piste più larghe per la stessa Z_0. Più suscettibile agli effetti ambientali (ad es. la maschera di saldatura aggiunge ~0,2–0,5 a ε_r).
- Strati interni (stripline): Incastonato tra i piani → ε_r effettiva più alta, tracce più strette, migliore schermatura EMI, ma tolleranze più strette dovute alla variabilità del prepreg.
Instradamento di coppie differenziali su più strati
Le coppie differenziali (ad esempio, LVDS, Ethernet) trasportano segnali complementari per migliorare l'immunità ai disturbi. Quando instradate su più layer, l'obiettivo principale è preservare un accoppiamento stretto e mantenere l'equilibrio di impedenza lungo tutta la traccia.
Linee guida di progettazione:
- Mantenere la spaziatura tra le coppie s inferiore al doppio della larghezza della traccia w per mantenere un accoppiamento stretto (ad esempio, s=0,1–0,15 mm per 100Ω).
- La distorsione dovrebbe generalmente rimanere al di sotto di 5-10 ps (ad esempio, <1,5 mm a 3 GHz). La messa a punto a serpentina dovrebbe essere eseguita sullo stesso strato.
- Per le transizioni di strato, utilizzare via (cieche/micro preferibilmente) per minimizzare gli stub (<0.5 mm).
- Sfalsare i via accoppiati a seconda delle necessità per ridurre la diafonia aggiunta.
- L'impedenza differenziale può essere approssimata come:
Z_diff ≈ 2 × Z_0 × (1 – k)
dove k è il coefficiente di accoppiamento, tipicamente compreso tra 0,1 e 0,3. I valori target comuni rientrano tra 90 e 120 Ω, a seconda dello standard di interfaccia.
- Quando si effettua l'instradamento tra diversi strati, assicurarsi che il piano di riferimento sia continuo (vedi sotto); evitare di dividere le coppie tra strati asimmetrici (ad esempio, il passaggio da microstriscia a striscia di linea comporta una variazione di Z pari a 10–20%).
Applicazioni tipiche:
- Interfacce ad alta velocità (ad esempio, PCIe Gen4+ a 16 GT/s) su 8+ strati
- Minimizzare i conteggi dei vertici per coppia (≤2–4) per ridurre le discontinuità
Approccio pratico al routing:
- Accoppiati adiacenti (fianco a fianco) all'esterno; accoppiati in verticale (sovrapposti) all'interno per un impacchettamento più denso
- Nei progetti multistrato, se necessario, tracciare i percorsi su strati adiacenti, ma assicurarsi che le velocità siano allineate (quella interna è più lenta di circa 10% a causa del valore più elevato di ε_r)
Utilizzare strumenti di tuning della lunghezza in CAD (ad esempio, xSignals di Altium) per l'auto-matching.
Piano di Riferimento Continuità e Ottimizzazione del Percorso di Ritorno
I piani di riferimento, sia di massa che di alimentazione, forniscono i percorsi di ritorno a bassa induttanza da cui dipendono i segnali ad alta velocità. Qualsiasi discontinuità nella struttura di riferimento può creare picchi di impedenza, aumentare le EMI e degradare la qualità complessiva del segnale.
Regole di continuità:
- Nessuna separazione sotto tracce ad alta velocità; utilizzare fori di ricucitura (spaziatura 0,3-0,5 mm) attorno ai tagli.
- I segnali dovrebbero avere un riferimento ininterrotto; i via di transizione necessitano di vias di massa nelle vicinanze (≤ 0,5 mm di distanza) per “cucire” i piani.
- Ottimizzare h per il disaccoppiamento (ad esempio, h<0,2 mm per <1 nH di induttanza).
- Evitare di instradare su vuoti o fessure; se inevitabile, instradare ortogonalmente o aggiungere condensatori.
Tecniche di ottimizzazione:
- Feltri antipolvere: Dimensionare il diametro del trapano a 2× per minimizzare la disuguaglianza di capacità.
- Restituisci i visti: Posizionare 1-2 percorsi tramite in alta velocità; formare “recinzioni di percorso” per lo schermaggio.
- Piani di alimentazione: Tratta come riferimento per DC, ma abbina con terra per i ritorni AC.
- Specifiche multistrato: In 8+ strati, dedicate segnale/massa alternati per il miglior controllo.
Perché è importante:
Per i segnali nell'intervallo dei GHz, la qualità del percorso di ritorno non è facoltativa. Un percorso di ritorno scadente può creare variazioni di impedenza superiori al 20%, sufficienti a spingere le prestazioni di errore oltre i limiti accettabili nei sistemi ad altissima velocità.
Una regola pratica utile è pensare in termini di loop di corrente. La corrente di ritorno cerca sempre di seguire il percorso del segnale il più fedelmente possibile. Se l'interruzione di quel percorso diventa sufficientemente grande, tipicamente superiore a un decimo della lunghezza d'onda del segnale, diventa un problema serio. A 3 GHz, quella distanza critica è di circa 10 mm.
Linee guida DFx per PCB multistrato
DFx estende DFM/DFA/DFT per multistrato: focus sulle funzionalità nascoste e sui processi sequenziali.
DFM (Produzione):
- Laminazione sequenziale Minimizzare i passaggi (costo aggiuntivo); preferire via sfalsate anziché impilate per la registrazione.
- Bilancio del rame: Distribuzione uniforme per evitare deformazioni/mancanza di resina.
- Riferimenti Globale + locale per sotto-pannello per allineamento interno.
- Specifiche HDI: Aspetto ≤0,8:1 per microfori; via in pad con placcatura riempita/tappata.
- Evita gli eccessi: Le HAR, prepreg ultrasottili, aumentano la perdita di resa.
DFA (Assemblaggio):
- Via in pad: Riempimento + tappo per superficie piana (impedisce la risalita della lega saldante).
- Fuga di componenti: Assicurare che il fanout alloggi i blind/microvias sotto le BGA.
- Punti di test: Aggiungere punti esterni accessibili; evitare di fare affidamento su funzionalità solo interne.
DFT (Test):
- Tavola dei chiodi Includere via/pad di test all'esterno; difetti interni richiedono metodi indiretti.
- Sonda volante Ottimo per prototipi; aggiungere reti per continuità.
Considerazioni finali
La progettazione di PCB multistrato non riguarda solo l'aggiunta di più strati a una scheda. Si tratta di fare compromessi più intelligenti tra prestazioni elettriche, producibilità, affidabilità e costi. Un PCB multistrato ben progettato offre agli ingegneri maggiore libertà per gestire circuiti complessi, layout più serrati e requisiti di maggiore velocità senza perdere il controllo del progetto.
A PCBCool, supportiamo i clienti nella produzione di PCB multistrato e nell'assemblaggio di PCB per un'ampia gamma di applicazioni, dalle schede multistrato standard a costruzioni più complesse con requisiti tecnici più stringenti. Se stai lavorando a un nuovo progetto PCB multistrato e abbiamo bisogno di un partner di produzione che comprenda sia i requisiti di progettazione che le realtà produttive, il nostro team è pronto ad aiutarvi.
Domande Frequenti (FAQ)
A: Non sempre. Dipende dal produttore, dal progetto specifico e dai requisiti del cliente. Per progetti con esigenze di maggiore affidabilità, come l'elettronica medicale e automobilistica, l'AOI viene generalmente eseguito su ogni scheda.
Sì. Per i progetti con requisiti di qualità speciali, PCBCool può seguire le priorità di ispezione definite dal cliente, i criteri di accettazione, gli intervalli di tolleranza o i requisiti specifici di controllo dei difetti.
Sam K lavora su sistemi elettronici embedded, con un focus sulla progettazione hardware, sviluppo PCB, programmazione firmware e integrazione di sistemi. Supporta anche l'ottimizzazione delle prestazioni e aiuta a trasformare idee di prodotti elettronici in soluzioni affidabili nel mondo reale.
