Blog
Guida al design dello stackup di PCB a 8 strati
Man mano che i progetti di circuiti stampati (PCB) passano da semplici schede di controllo a sistemi compatti con componenti densi e interfacce ad alta velocità, lo stackup inizia a influenzare molto più del semplice numero di layer. Può determinare la facilità di routing della scheda, se i segnali hanno percorsi di ritorno stabili e se il progetto può essere fabbricato in modo affidabile.
Quando una struttura multistrato standard non offre più spazio sufficiente per bilanciare la densità di routing e le prestazioni elettriche, i progettisti possono iniziare a considerare un numero maggiore di strati. Tuttavia, l'aggiunta di più strati non crea automaticamente una scheda migliore.
Questa guida spiega come gli ingegneri possono pianificare una stackup di PCB a 8 strati per l'integrità del segnale, le prestazioni del PDN, il controllo dell'impedenza e la producibilità.
Quando considerare uno stackup di PCB a 8 strati
Un PCB a 4 o 6 strati è spesso sufficiente per molti prodotti elettronici generici. Queste strutture funzionano bene quando la densità del circuito è moderata, la struttura di alimentazione è semplice e il design non include interfacce ad alta velocità esigenti.
Un PCB a 8 strati diventa degno di considerazione quando un layout a 6 strati è comunque instradabile, ma solo con evidenti compromessi. Ciò può accadere con pacchetti BGA densi, circuiti basati su FPGA, più rail di tensione o requisiti EMI più stringenti.
Il valore di uno stackup a 8 strati non risiede solo nell'aumento del numero di strati. Offre agli ingegneri più spazio per separare i gruppi di segnale e organizzare le strutture di alimentazione e di terra prima di passare a un PCB a 10 o 12 strati più costoso.
I vantaggi principali includono:
- Più spazio di routing per layout densi e fanout BGA
- Miglior supporto del piano di riferimento per il routing a impedenza controllata
- Controllo migliorato del percorso di ritorno per segnali ad alta velocità
- Pianificazione più flessibile del piano di alimentazione e di massa
- Migliore separazione tra circuiti digitali, analogici, di clock e di alimentazione
- Miglior controllo EMI e crosstalk rispetto ai progetti con meno strati
In questo senso, un PCB a 8 strati è spesso il punto di equilibrio pratico tra un progetto limitato a 6 strati e una struttura multistrato più costosa.
Configurazioni Comuni dello Stackup di PCB a 8 Strati
Configurazione A: Stackup Ibrido Bilanciato
| Strato | Funzione |
|---|---|
| L1 | Segnale |
| L2 | Terra |
| L3 | Segnale |
| L4 | Potenza |
| L5 | Potenza |
| L6 | Segnale |
| L7 | Terra |
| L8 | Segnale |
Questa struttura utilizza quattro strati di segnale, due strati di alimentazione e due strati di massa. Gli strati di segnale sono vicini a piani di riferimento interni, il che aiuta a mantenere percorsi di ritorno più brevi e un comportamento di impedenza più prevedibile.
La configurazione A è adatta per progetti a segnale misto come schede ADC/DAC, sistemi MCU compatti e PCB che combinano circuiti digitali e analogici. Offre ai progettisti spazio di routing sufficiente per separare i gruppi di segnali mantenendo le tracce critiche vicine a piani di riferimento stabili.
La principale considerazione di progettazione è il partizionamento dei piani di alimentazione. Se la scheda include diversi domini di tensione, gli strati di alimentazione potrebbero dover essere divisi, il che aumenta l'importanza del disaccoppiamento, del posizionamento dei condensatori e della revisione della PDN.
Configurazione B: Stackup con piani di potenza e di massa accoppiati
| Strato | Funzione |
|---|---|
| L1 | Segnale |
| L2 | Terra |
| L3 | Segnale |
| L4 | Potenza |
| L5 | Terra |
| L6 | Segnale |
| L7 | Potenza |
| L8 | Segnale |
Questo stackup posiziona i piani di alimentazione e di massa più vicini tra loro per ridurre l'area del loop nella rete di distribuzione dell'alimentazione. Quando la spaziatura dielettrica è controllata correttamente, questa struttura può supportare una migliore erogazione di corrente transitoria e una maggiore integrità dell'alimentazione.
La configurazione B è spesso utilizzata in progetti digitali ad alta velocità o ad alta corrente, in particolare schede con FPGA, DDR4, PCIe Gen3, processori multi-core o altri dispositivi che pongono maggiori richieste sulla PDN.
Il compromesso è una ridotta flessibilità di routing e pianificazione dei piani. Le divisioni dei piani, i percorsi di disaccoppiamento e la continuità della corrente di ritorno richiedono un'attenta revisione.
Configurazione C: Sovrapposizione di affidabilità simmetrica
| Strato | Funzione |
|---|---|
| L1 | Segnale |
| L2 | Terra |
| L3 | Potenza |
| L4 | Segnale |
| L5 | Segnale |
| L6 | Potenza |
| L7 | Terra |
| L8 | Segnale |
Questa struttura si concentra sull'equilibrio meccanico. Un impilamento più simmetrico può aiutare a ridurre la deformazione (warpage) durante la laminazione e il reflow, specialmente in assemblaggi di PCB più grandi o sottoposti a stress termico.
La configurazione C è adatta per controller industriali, assemblaggi densi e schede con componenti di grandi dimensioni o che generano calore. È utile quando la stabilità meccanica è importante quanto la densità di instradamento.
Il limite è che alcuni livelli di segnale potrebbero non avere un'adiacenza ideale con il piano di riferimento. I progettisti potrebbero dover regolare lo spessore del dielettrico, la geometria del tracciato o la strategia di routing per soddisfare i requisiti di impedenza controllata.
Allocazione dei Layer di Segnale in un PCB a 8 Strati
Dopo aver selezionato lo stackup, i progettisti devono decidere come assegnare i diversi gruppi di segnali ai layer disponibili. L'esempio seguente si basa su un PCB a 8 layer con interfacce digitali ad alta velocità come DDR4 e PCIe Gen3.
Strato Segnale Principale per Coppie Differenziali PCIe
Il Layer 1 è spesso utilizzato per segnali critici ad alta velocità come le coppie differenziali PCIe. Il routing di PCIe_TX_P/N e PCIe_RX_P/N sullo strato superiore può ridurre le transizioni di via non necessarie e aiutare a preservare l'integrità del segnale.
Se sono necessari via, il posizionamento simmetrico dei via e il controllo degli stub diventano importanti per mantenere l'equilibrio differenziale.
Strati del segnale interno per il routing degli indirizzi e dei comandi DDR4
I segnali di indirizzo e di comando DDR4 devono utilizzare tracce corte e di lunghezza corrispondente, nonché piani di riferimento adiacenti stabili. Tali segnali possono includere DDR4_A0–A16, RAS#, CAS# e WE#.
Un approccio pratico consiste nel posizionare i gruppi di indirizzi e comandi su layer di segnale interni disponibili dove possono mantenere un supporto di riferimento costante ed evitare accoppiamenti non necessari con le linee di dati DDR4.
Strati di Segnale Interni per il Routing dei Dati e dello Strobe DDR4
I segnali DDR4 DQ e DQS sono segnali digitali ad alta velocità che richiedono un controllo di routing rigoroso. Dovrebbero essere separati dalle linee di controllo a commutazione, ove possibile, e instradati con impedenza stabile e matching di lunghezza.
Le coppie DQS sono particolarmente importanti perché fungono da riferimenti temporali per il trasferimento dei dati DDR4. Una spaziatura costante, discontinuità limitate e percorsi di ritorno prevedibili contribuiscono a proteggere il margine temporale.
Livello di segnale inferiore per segnali più lenti
Il Layer 8 è spesso utilizzato per segnali più lenti come GPIO, linee di controllo a bassa velocità, segnali di configurazione e routing secondario.
Questi segnali sono meno sensibili delle tracce DDR4 o PCIe, ma richiedono comunque una corretta pianificazione del piano di riferimento. Segnali lenti possono comunque creare problemi se attraversano divisioni di piano o passano attraverso aree di alimentazione rumorose.
Piani di Massa e Domini di Tensione
Le planimetrie di massa continue forniscono percorsi di ritorno a bassa impedenza e aiutano a isolare domini ad alta e bassa velocità. Quando gli strati di segnale sono vicini alle planimetrie di massa, le correnti di ritorno possono seguire percorsi più brevi e prevedibili.
Molti PCB a 8 strati includono anche domini di tensione multipli, come alimentazione core da 1.2V, I/O da 3.3V e alimentazione ausiliaria da 5V. La posizione dei via, la localizzazione dei condensatori di disaccoppiamento e i confini dei piani dovrebbero essere pianificati per ridurre l'accoppiamento di rumore tra le linee di tensione. In alcuni progetti, possono essere utilizzate regole di spaziatura dei via, come 10-15 mils, per ridurre la discontinuità dell'impedenza locale e controllare l'accoppiamento tra i domini.
Ottimizzazione del PDN in un PCB a 8 strati
Accoppiamento tra piani di alimentazione e di massa
L'utilizzo di due piani di alimentazione anziché di un unico piano può migliorare l'erogazione di corrente da parte del PDN. Quando i piani di alimentazione e di massa adiacenti sono separati da uno spessore dielettrico inferiore a 4 mil, l'induttanza del loop del PDN può essere ridotta di circa 40% in condizioni di stackup controllate.
Questo accoppiamento ravvicinato alimentazione-massa può aiutare a fornire correnti transitorie rapide alle guide di alimentazione di FPGA, DDR4 e processori. In alcune condizioni di progettazione, l'impedenza tra i piani può essere mantenuta al di sotto di 5 milliohm a frequenze superiori a 100 MHz.
Partizionamento di Potenza Multi-Dominio
Molti PCB a 8 strati necessitano di supportare domini di tensione multipli, come alimentazione core da 1.2V, I/O da 3.3V e alimentazione ausiliaria da 5V. Questi domini potrebbero condividere la stessa massa di riferimento, ma le loro regioni di alimentazione e l'allocazione dei via richiedono comunque un controllo attento.
Mantenere uno spazio tra i via nell'intervallo di 10-15 mils tra diversi domini di alimentazione può aiutare a ridurre la discontinuità di impedenza locale e limitare l'accoppiamento di rumore tra i binari di tensione. Le divisioni dei piani, il posizionamento dei via e i percorsi di disaccoppiamento dovrebbero essere pianificati insieme per mantenere ogni percorso di alimentazione stabile e ben riferito a terra.
Pianificazione Termica nelle Aree PDN Dense
Le matrici di vie termiche possono aiutare a trasferire il calore dai regolatori, dai MOSFET e dai componenti ad alta corrente verso i piani di rame interni.
Ad esempio, matrici di 10 mil di vias termici distanziati di 12-15 mil possono migliorare la dissipazione del calore da regolatori e MOSFET. In alcune condizioni di progettazione, 100 vias termici possono fornire una riduzione della resistenza termica di circa 0,08-0,12°C/W.
L'effettivo beneficio termico dipende dallo spessore del circuito stampato, dal peso del rame, dalla placcatura dei via, dal collegamento del piano in rame e dalle dimensioni della sorgente di calore.
Induttanza di ritorno per interfacce DDR4
Per le interfacce DDR4, la progettazione della PDN (Power Distribution Network) e del percorso di ritorno influiscono direttamente sul margine di temporizzazione e sul rumore di commutazione simultanea. Nella base di progettazione qui descritta, mantenere l'induttanza del percorso di ritorno al di sotto di 0,5 nH/pollice aiuta a ridurre il rumore di commutazione simultanea durante il funzionamento DDR4.
Ciò richiede piani di riferimento continui, percorsi vias corti, posizionamento appropriato dei condensatori di disaccoppiamento e un'attenta separazione tra i domini di alimentazione.
Regole di tracciamento e controllo dell'impedenza
Impedenza e Corrispondenza di Lunghezza DDR4
Il routing del bus dati DDR4 su un PCB a 8 strati richiede un attento controllo dell'impedenza e della lunghezza per mantenere i margini di setup e hold a velocità multi-gigabit.
Come base di progettazione generale, i trace DQ DDR4 single-ended possono utilizzare un intervallo di larghezza da 5 a 8 mils, con una separazione dielettrica di circa 3,9 mils dal piano di riferimento adiacente, per mantenere un'impedenza target di 50Ω. La larghezza finale del trace dovrebbe comunque essere confermata in base allo stackup effettivo, alla costante dielettrica, allo spessore del rame e alle condizioni della maschera di saldatura.
Per il matching di lunghezza, le interfacce DIMM non bufferizzate possono consentire una tolleranza di circa ±5 mil, mentre le interfacce DIMM registrate a frequenze di clock più elevate possono richiedere un controllo più rigoroso, come ±2 mil. Queste tolleranze aiutano a controllare lo skew del ritardo di propagazione tra le linee di byte e a ridurre il rischio di errori di temporizzazione durante le transizioni di lettura/scrittura simultanee.
Isolamento dei segnali di indirizzo e di controllo
I segnali di indirizzo e di controllo devono essere separati dai gruppi di segnali soggetti a rumore o a commutazione rapida. In un approccio di instradamento, i segnali di comando come A0–A15 possono essere instradati su uno strato interno con tracce da 6 mil, mentre RAS#, CAS# e WE# possono essere isolati su un altro strato con tracce da 5 mil.
A 1 GHz, una traccia da 5 mil con una separazione dielettrica di 3,9 mil può produrre un coefficiente di accoppiamento peggiore di 0,35 quando la spaziatura è insufficiente. Separare i bus di comando per strato può ridurre l'accoppiamento di fine linea e aiutare a minimizzare l'ambiguità temporale o gli eventi di selezione del rank errati.
Instradamento di coppia differenziale PCIe Gen3
Le tracce differenziali PCIe Gen3 utilizzano tipicamente una larghezza di traccia di circa 8 mil e uno spazio tra coppie di 3-4 mil per mantenere un'impedenza differenziale di 100Ω, a seconda dello stackup effettivo.
Lo skew della coppia dovrebbe essere controllato entro circa ±10 mil. Quando sono necessarie delle via, la back-drilling o la foratura a profondità controllata potrebbero essere necessarie per ridurre le stub residue delle via a circa 5 mil, poiché la risonanza delle stub può diventare una discontinuità maggiore sopra i 4 GHz.
Considerazioni sul routing PCIe Gen4
PCIe Gen4 richiede un controllo di routing più rigoroso rispetto a PCIe Gen3. Nella base di progettazione originale, il routing PCIe Gen4 richiede una lunghezza di accoppiamento differenziale maggiore di 800 mil, mantenendo aperture dell'occhio del ricevitore pari o superiori a 180 mV.
Questi valori dovrebbero essere confermati tramite simulazione e la guida di progettazione del chipset o dell'interfaccia pertinente.
Blind Vias e Via Parasitics
Le vie cieche riducono le riflessioni dovute agli stub rispetto alle vie passanti, specialmente in progetti a 8 strati ad alta velocità dove le discontinuità superiori a 100 MHz diventano più importanti.
Per i via di segnale, la capacità parassita media può essere stimata intorno a 0,8 pF. Il posizionamento simmetrico dei via tra coppie differenziali è importante per mantenere l'equilibrio della coppia e la continuità dell'impedenza.
Vincoli di produzione per PCB 8 strati
Via Aspect Ratio e Limiti di Foratura
Il rapporto d'aspetto foro-via è uno dei principali vincoli di produzione nelle schede a circuito stampato (PCB) a 8 strati. Un intervallo comune è da 8:1 a 12:1, a seconda dello spessore del circuito, del diametro del foro, della capacità di placcatura e dei requisiti di affidabilità.
Se l'aspect ratio è troppo alto, l'accuratezza della foratura, l'uniformità della placcatura e l'affidabilità a lungo termine potrebbero risentirne. Aspect ratio più elevati possono anche aumentare i costi perché richiedono un controllo di processo più rigoroso.
Gli spessori del prepreg tra 0,003 e 0,007 pollici e gli spessori del nucleo tra 0,031 e 0,062 pollici possono influenzare la profondità del via raggiungibile, le dimensioni del trapano e l'intervallo di impedenza.
Cieco Via Costo e Complessità del Processo
Le vie cieche possono ridurre le riflessioni di stub e supportare il routing ad alta densità, ma sono più costose delle vie passanti standard.
Nei progetti DDR4 e PCIe Gen3, i fori ciechi possono aumentare il costo del PCB da 40% a 50% rispetto alle strutture con fori passanti, a seconda delle fasi di laminazione, dei requisiti di foratura laser, della resa e delle capacità del fornitore.
Le vie cieche dovrebbero essere selezionate per esigenze di progettazione chiare, come il breakout BGA ad alta densità, il miglioramento dell'integrità del segnale o le limitazioni di routing.
Peso del Rame e Larghezza Minima della Traccia
Peso del rame influisce sia sulla capacità di corrente che sulla fabbricabilità. Il rame da mezza oncia può supportare tracce più sottili, come tracce da 3 mil per il fanout BGA ad alta densità, ma ha una minore capacità di trasporto di corrente.
Il rame da due once può supportare una corrente più elevata, ma di solito richiede piste più larghe e distanze maggiori. In alcuni processi, il rame da 2 once può richiedere larghezze di pista minime di circa 8 mil, consentendo correnti di pista superiori a 15 ampere.
Il rame più spesso rende anche più difficile il controllo dell'incisione, il che può influire sull'accuratezza dell'impedenza.
Simmetria di laminazione e controllo della deformazione
Uno stackup simmetrico aiuta a ridurre la deformazione dopo il reflow. Ciò è particolarmente importante per schede di grandi dimensioni, design sottoposti a stress termici o assemblaggi con componenti densi come FPGA e dispositivi DDR4.
La distribuzione del rame dovrebbe essere bilanciata nello stackup ove possibile. Un carico di rame non uniforme può creare stress durante la laminazione e l'assemblaggio.
Limiti di DRC e Tolleranze di Fabbricazione
I controlli delle regole di progettazione, o DRC, definiscono limiti producibili per larghezza del tracciato, spazio tra tracciati, diametro del via, anello anulare, spazio della maschera di saldatura e spaziatura del rame.
le regole del DRC dovrebbero basarsi su Capacità effettiva del processo del produttore di PCB. La tolleranza dello spessore del rame e la variazione della costante dielettrica possono influenzare l'impedenza e le prestazioni elettriche finali.
Impostare limiti DRC realistici in anticipo aiuta a ridurre i difetti di produzione ed evita costosi rifacimenti dei prototipi.
Considerazioni finali
Una PCB affidabile non è definita solo dal numero di strati. Dipende dalla pianificazione dello stackup, dal controllo dell'impedenza, dai percorsi di ritorno, dal design della PDN, dalla struttura dei via e dalla producibilità che lavorano insieme fin dall'inizio.
PCBCool supporta Produzione di circuiti stampati da 1 a 40 strati, incluse schede a impedenza controllata, HDI PCB, schede digitali ad alta velocità e complessi design multistrato. Sia che il tuo progetto coinvolga DDR4, PCIe, FPGA, fanout BGA densi o requisiti di fabbricazione difficili, i nostri team di ingegneria e produzione possono aiutarti a renderlo realizzabile.
Domande Frequenti (FAQ)
Sì. Se cambia in seguito, potrebbero essere necessarie modifiche alla larghezza della traccia, allo spazio tra le tracce, all'impedenza, alla struttura dei via e alla strategia di routing.
A: In molti casi, sì. Uno stackup standard è solitamente più facile da produrre, più stabile in produzione e più conveniente in termini di costi.
No. Se il circuito stampato non include interfacce sensibili al tempo o ad alta velocità, l'impedenza controllata potrebbe non essere necessaria.
A: Il produttore necessita dell'impedenza di destinazione, dello strato di routing, del piano di riferimento, dei limiti di larghezza o spazio di traccia, dello spessore del circuito, del peso del rame, del materiale dielettrico e delle condizioni della maschera di saldatura. Per le coppie differenziali, è necessario confermare anche lo spazio tra le coppie e lo strato di routing.
A: Il costo solitamente aumenta quando il circuito stampato richiede una spaziatura delle piste più stretta, via più piccole, via cieche o interrate, back-drilling, materiali speciali, rame più spesso, impedenza controllata, finitura superficiale difficile o requisiti di ispezione più severi.
A: Per i circuiti stampati con impedenza controllata, sì. Un coupon di impedenza aiuta a verificare se il circuito stampato finito corrisponde all'impedenza target dopo la fabbricazione, invece di affidarsi solo ai calcoli.
Invia i tuoi file di progettazione, requisiti di stackup, target di impedenza, quantità e note applicative. Se i tuoi file non sono completi, invia i requisiti del tuo prodotto e lo stato attuale della progettazione. PCBCool può esaminare il progetto, identificare i rischi di produzione e suggerire il prossimo passo verso la produzione.
Abraash Vnest lavora su progetti elettronici legati alla difesa, con un focus su sviluppo schemi, risoluzione di problemi circuitale, test e documentazione tecnica. Sviluppa inoltre firmware STM32 e implementa protocolli di comunicazione industriale come CAN.
