Blog
Was ist der Unterschied zwischen PCB-Design und PCB-Layout?
Im Jahr 2024 habe ich 38 Hardware-Entwicklungsteams in Afrika, Europa und Südostasien auditiert. In 29 Fällen wurden Projektverzögerungen, EMI-Ausfälle oder thermische Abschaltungen nicht auf die Komponentenauswahl oder die Firmware zurückgeführt, sondern auf eine kritische Rollenunklarheit: Teams verwendeten “PCB Designer” und “PCB Layout Engineer” austauschbar..
Das Ergebnis?
- Systemarchitekten haben unvollständige Stapel übergeben.
- Layout-Ingenieure trafen Topologieentscheidungen ohne ausreichenden Kontext zur Signalintegrität.
- Firmware-Teams haben I²C-Störungen behoben, die durch nicht spezifizierte Leiterbahnlängenbeschränkungen verursacht wurden.
PCB-Design und PCB-Layout sind nicht dasselbe. Einer ist ein Systemtechnisches Ingenieurwesen. Der andere ist ein Präzision Ausführung Disziplin. Die Verwechslung der beiden garantiert fast einen Nacharbeitungsaufwand.
Dieser Leitfaden durchdringt die Verwirrung der Berufsbezeichnungen und erklärt, was diese Rollen in Hochleistungs-Hardware-Workflows tatsächlich voneinander unterscheidet – einschließlich realer Projektkonsequenzen, praktischer Übergabeerwartungen und einer klaren Abgrenzungsmatrix zwischen PCB-Design und PCB-Layout.
Leiterplattendesign = Definieren des Was und Warum
Leiterplattendesign ist eine System-Engineering-Aktivität, die stattfindet bevor eine einzige Linie gezogen wird. Es beantwortet Fragen wie:
- Welche elektrischen, thermischen und mechanischen Anforderungen bestehen?
- Wie viele Lagen werden benötigt? Welcher Stackup und welche Impedanzziele sind erforderlich?
- Hochgeschwindigkeits-Schnittstellen erfordern eine gesteuerte Leiterbahnführung.
- Welche EMV-/EMI-Risikobereiche gibt es?
- Wie wird die Stromversorgung verteilt (Flugzeuge vs. Leiterbahnen)?
Die Ausgabe ist keine Gerber-Dateien—es ist ein Leiterplattendesign-Spezifikationsdokument (oder ein detaillierter Schaltplan mit klaren technischen Anmerkungen).
Echte Enttäuschung
Ein medizinisches IoT-Team verzichtete auf ein formelles PCB-Design. Der Layout-Ingenieur – erfahren, aber unzureichend informiert – routete USB D+/D− mit 0,2 mm Leiterbahnen und 0,2 mm Abstand.
Ergebnis:
Bitfehlerrate von 42% bei 12 Mbit/s
Ursache:
Es wurde kein Impedanzziel definiert → Zdiff = 120 Ω (sollte 90 Ω sein)
Probetraining
PCB-Designer erstellen typischerweise:
- Schichtaufbaudefinitionen, einschließlich εr, Dicke und Material (z. B. Isola FR408HR)
- Impedanztabellen (Single-Ended, Differential, Ausbreitungsverzögerung)
- Routing-Beschränkungen (maximale Längenabweichung, Sperrzonen, Via-Strategien)
- Leistungsverteilungsnetzwerk (PDN)-Ziele, einschließlich Zielimpedanz und Entkopplungsstrategie
PCB-Layout = Ausführungsmethode
Das PCB-Layout ist die präzise Übersetzung der Designspezifikation in physisches Kupfer. Es beantwortet Fragen wie:
- Wie können Leiterbahnen innerhalb definierter Längen- und Impedanztoleranzen geroutet werden?
- Wie sollten Entkopplungskondensatoren platziert werden, um die Schleifeninduktivität zu minimieren?
- Wie wird Kupfer ausgeglichen, um ein Verziehen der Leiterplatte zu verhindern?
- Wie kann das Design für die Montage optimiert werden (Zielmarken, Testpunkte, Panelisierung)?
Die Ausgabe ist ein DRC-saubere, herstellbare Platinendatei, bereit für den Gerber-Export.
Wahrer Erfolg
Dasselbe medizinische Team, Rev. 2. Der Layout-Ingenieur erhielt eine klare Spezifikation, die besagte:
“USB 2.0 HS: 90 Ω ±10%, maximale Länge 120 mm, keine Durchkontaktierungen, Längenanpassung ±0,15 mm”
Ergebnis:
0% USB-Fehler über eine Produktionsserie von 500 Einheiten.
Probetraining
Layout-Ingenieure verifizieren, dass:
- Alle Beschränkungen der Designspezifikation wurden eingehalten (unter Verwendung des Constraint Managers in Werkzeugen wie Altium oder Cadence).
- DFM-Regeln (Mindestleiterbahnbreite/-abstand, Ringauflage, Lötstopplackbrücke) sind erfüllt
- Thermische Entlastungen, Teardrops und Via-Stitching werden gemäß den Vorgaben angewendet.
- Die Netzliste stimmt mit dem Schaltplan überein, es gibt keine unbeschalteten Pins
Um das Layout korrekt auszuführen, muss der Ingenieur innerhalb eines zwangsgesteuerte Umgebung, nicht eine freie Leinwand. In professionellen Werkzeugen wie Altium Designer, Cadence Allegro und Siemens Xpedition sind Einschränkungen keine Vorschläge – sie sind Regelsätze, die in Echtzeit durchgesetzt werden.
Beispielsweise kann eine Hochgeschwindigkeits-DDR3-Schnittstelle Folgendes beinhalten:
- Längenabstimmung: DQ-Leitungen abgeglichen auf ±50 ps
- Abstandsregeln: ≥3W zwischen Signal und Takt
- Über Beschränkungen Keine Stummelgrößen größer als 0,5 mm; Rückbohren erforderlich
- Ebenenübergänge Alle Signale werden auf Layer 3 oder 4 geroutet, niemals auf äußeren Layern.
Wenn diese Einschränkungen direkt in den PCB-Editor eingebettet werden, werden Verstöße verhindert. während der Weiterleitung, nicht nachträglich entdeckt. Dies ist der entscheidende Unterschied zwischen dem Zeichnen von Spuren und der Konstruktion eines funktionierenden Verbindungssystems.
Im Gegensatz dazu verlassen sich Teams, die grundlegende Werkzeuge verwenden (z. B. KiCad ohne fortgeschrittene Constraint-Durchsetzung), oft auf DRC nach dem Layout. Während dies Kurzschlüsse und Abstandsverletzungen erkennt, werden Signalintegritätsabweichungen nicht erkannt. Das Ergebnis ist ein Board, das den DRC-Test besteht, aber bei der SI-Simulation versagt – oder schlimmer noch, Labortests besteht, aber unter feuchten Feldbedingungen versagt.
5 Kritische Übergabegrenzen
| Grenze | Anforderungsberechtigter für Leiterplattenentwurf | Leiterplatten-Layout-Ingenieur Verantwortlich für | Fehler bei Unschärfe |
|---|---|---|---|
| Lagenanzahl & Aufbau | Definiert Materialien, Schichtreihenfolge und Impedanzziele | Implementiert exakte Dicken; wendet Kupferausgleich und nicht-funktionale Pads nach Bedarf an | Verzug, Impedanzdrift, unbeabsichtigte EMI-Kopplung |
| Hochgeschwindigkeits-Topologie | Spezifiziert die Routing-Strategie (Mikrostreifen vs. Stripline), maximale Länge und Skew-Grenzwerte | Führt Längenabstimmung durch, vermeidet Stubs und platziert Vias gemäß Spezifikation | Signalintegritätsverschlechterung, Timing-Verletzungen |
| Leistungsintegrität | Legt Zielimpedanz, Entkopplungsstrategie und Platinenaufteilung fest | Kondensatoren nahe an IC-Stromanschlüssen platzieren; vermeidet Unterbrechungen in Ebenen unter empfindlichen Signalen | Bodenprellen, Spannungsabfall, intermittierende Rücksetzungen |
| Wärmemanagement | Identifiziert Hotspots und spezifiziert thermische Vias und Kupferbereiche | Implementiert über Arrays, Kupferflächen und Diebstahlmuster | Überhitzung, Delamination, reduzierte MTBF |
| Herstellbarkeit | Definiert Qualitätsklasse (IPC-2 oder IPC-3) und Prüfanforderungen | Wendet DFM-Regeln an; fügt Fiducials, Werkzeugbohrungen und Panel-Merkmale hinzu | Assemblierungsfehler, unzureichende Testabdeckung |
Häufige Missverständnisse — und ihre tatsächlichen Kosten
Mythos 1: “Das Schaltbild ist das PCB-Design”
Ein Schaltplan definiert Konnektivität, nicht physikalisches Verhalten. Er spezifiziert nicht:
- Leiterbahnbreite für einen 5 A Strompfad
- Übersprechengrenzen zwischen SPI und empfindlichen analogen Signalen
- Rückführpfade für Hochgeschwindigkeitssignale oder Signale mit schnellen Flanken
Kosten
Ein Drohnen-ESC-Schaltplan bezeichnete alle Massen einfach als “GND”, ohne definierte Sternpunkte oder Rückführungsstrategien. Das Layout verwendete einen Verkettungs-Massepfad.
Ergebnis:
Die ESC setzt während des Motoranlaufs aufgrund von ~217 mV Bodenschwingung zurück.
Wahrheit
Das PCB-Design erweitert das Schaltbild um physikalische Einschränkungen – die oft als Notizen im Schaltbild oder in einem separaten Entwurfspezifikationsdokument festgehalten werden.
Mythos 2: “Ein großartiger Layout-Ingenieur kann ein schlechtes Design kompensieren.”
Nein. Sie können sich nicht herausarbeiten durch:
- Fehlende oder undefinierte Rückgabepfade
- Nicht spezifizierte Impedanzziele
- Unzureichende oder schlecht geplante Leistungsschichten
Kosten
Ein 10-lagiges Radarboard mit 3,8 dB Dämpfung auf HF-Signalwegen. Die Layout-Ausführung war sauber – jedoch hat der Designer nie ein verlustarmes Laminat spezifiziert. Statt eines RF-fähigen Materials wurde Standard-FR-4 verwendet.
Wahrheit
Das Layout wird innerhalb definierter Grenzen ausgeführt. Wenn die Grenzen falsch sind, ist das Ergebnis falsch – unabhängig davon, wie präzise das Routing ist.
Energie- und Wärmemanagement sind Verantwortlichkeiten in der Designphase, nicht Layout-Improvisationen.
Betrachten Sie ein 48 V, 15 A Motortreiber. Während der Designphase muss der PCB-Designer Folgendes definieren:
- Zielimpedanz des Stromversorgungssystems (Power Delivery Network - PDN):
ZZiel = (Vdd × Ripple(%)) / IMaximilian
Bei 5 V ±3% bei 15 A → ZZiel = 10 mΩ
- Entkopplungsstrategie Massekondensatoren (10 µF), Keramikstapel (100 nF + 10 nF + 1 nF) und Flachbauweise-Kondensatoren
- Wärmeleitwege: MOSFET-Die → Pad → thermische Vias → interne Kupferbahnen → Umgebung
Wenn diese Ziele nicht spezifiziert werden, hat der Layout-Ingenieur keine objektive Grundlage für die Auswahl der Via-Anzahl, der Kupferfläche oder der Kondensatorplatzierung.
Die Platzierung eines 100-nF-Kondensators 10 mm vom IC entfernt kann zu 8 nH Schleifeninduktivität, was eine Resonanz verursacht, die das Geräusch eher verstärkt als unterdrückt. Nur eine klare Designvorgabe verhindert diese Fehlerart.
Mythos 3: “In kleinen Teams übernimmt eine Person beides.”
Technisch richtig – aber mental gefährlich.
Auch Solo-Ingenieure müssen die beiden Denkweisen trennen:
- Entwurfsphase Systemarchitekt
- Layout-Phase Präzisionsimplementierer
Probetraining
Nutzen Sie Checklisten, nicht Ihr Gedächtnis.
- Design-Checkliste: Stackup definiert? Impedanzziele gesetzt? Thermische Pfade analysiert? EMV-Zonen identifiziert?
- Layout-Checkliste DRC sauber? DFM konform? Constraints synchronisiert? Netzliste verifiziert?
Werkzeuge, Titel und Teamstruktur (Realität 2025)
| Unternehmensart | Typische Struktur | Risiko |
|---|---|---|
| Startups (<10 Ingenieure) | Ein “Hardwareingenieur” ist für Design und Layout zuständig. | Hoch – Kognitive Überlastung führt zu übersehenen Einschränkungen |
| Mittelständische Unternehmen (EMS, IoT-Firmen) | Leiterplattenentwickler (EE) + Layout-Ingenieur (CAD-Spezialist) | Medium – Übergabeprobleme ohne formale Spezifikation |
| Tier-1 (Automobil, Medizin) | Systems Architect → PCB Designer → Layout Engineer → SI/PI Specialist | Gering – aber langsamer; erfordert strenge Schnittstellen |
2025 Trend
KI-gestützte Layout-Tools (wie Cadence Allegro Pulse und Autodesk Fusion 360 Electronics) verwischen traditionelle Rollengrenzen, sind jedoch weiterhin auf explizite menschliche Designabsichten angewiesen.
Hochzuverlässige Teams verlassen sich nicht auf mündliche Übergaben oder “nur das Schaltbild”. Stattdessen erzwingen sie standardisierte Dokumentation:
- Leistungsbeschreibung PCB-Design (PDF oder Confluence): Stackup, Impedanztabellen, EMV-Zonen, thermische Zielwerte
- Constraint-Datei (.rule, .xml): maschinenlesbare Regeln, die direkt in das Layout-Tool importiert werden
- Signalgruppierungsdiagramm: definiert kritische Schnittstellen (z.B. USB_HS_Group: D+, D−, GND)
- Schaltplan Stromversorgung: zeigt PDN-Hierarchie, Strompfade und Rückschleifen an – nicht nur Konnektivität
Diese Artefakte schaffen eine klare Audit-Spur. Wenn ein Board ausfällt, kann das Team eine produktive Frage stellen:
“Wurde die Spezifikation verletzt oder war die Spezifikation falsch?”
Diese Unterscheidung beschleunigt die Ursachenanalyse und verhindert Schuldzuweisungszyklen. In medizinischen und automobilen Projekten (IEC 62304, ISO 26262) ist dieses Maß an Rückverfolgbarkeit nicht optional, sondern zwingend erforderlich.
Probetraining
Unabhängig von der Teamgröße sollte eine Platine-Designspezifikation dokumentiert werden, auch wenn es sich nur um ein einseitiges PDF handelt.
Beispielvorlage:
## – Spezifikationen für den Leiterplattenentwurf – Projekt Aurora
- Schichten: 4 (Signal–GND–PWR–Signal)
- Schichtaufbau: Isola FR408HR, insgesamt 1,6 mm, 0,2 mm Prepreg
- Impedanz: USB HS 90 Ω ±10%, SPI CLK 50 Ω ±10%
- Stromversorgung: 5-V-Schiene – Zielwert Z < 50 mΩ bis 100 MHz
- Wärmeableitung: MOSFET Q3 – 8 × 0,3 mm gefüllte thermische Durchkontaktierungen
- EMV: Analogteil mindestens 15 mm vom Schaltregler entfernt halten
Checkliste: Haben Sie Design und Layout getrennt?
Leiterplatten-Designphase – Abgeschlossen, wenn:
- Die Lagenaufbau und Materialauswahl sind definiert
- Impedanzziele und Längenbeschränkungen sind dokumentiert
- Leistungsabgabe und thermische Strategien sind genehmigt
- EMV/EMI-Zonen werden zugeordnet (Ausschlussbereiche, Abschirmungsstrategie)
PCB-Layout-Phase — Abgeschlossen, wenn:
- Alle Designbeschränkungen sind implementiert und verifiziert.
- DRC- und DFM-Prüfungen sind unter Verwendung von fab-spezifischen Regeln erfolgreich.
- Die Netzliste stimmt mit dem Schaltplan überein (keine unverbundenen oder fehlerhaften Pins).
- Gerber-Dateien und Stückliste sind validiert und bereit für die Fertigung.
Abschließende Gedanken
Das PCB-Design befasst sich mit der Definition der physikalischen Grundlagen des Erfolgs. Das PCB-Layout befasst sich mit der Umsetzung innerhalb dieser physikalischen Grundlagen.
Die Verwechslung der beiden Wendungen verwandelt Ingenieurwesen in Raten.
Die zuverlässigsten Hardware-Teams – ob sie nun aus zwei oder zweihundert Personen bestehen – erzwingen diese Grenze nicht durch Jobtitel, sondern durch klare Dokumentation, disziplinierte Checklisten und gemeinsame Verantwortlichkeit. Denn Kupfer kümmert sich nicht darum, wer es entworfen hat. Es gehorcht nur den Gesetzen, die Sie festlegen – oder nicht festlegen.
Für Teams, die diese Trennung in der realen Produktion sauber umsetzen wollen, ist die Zusammenarbeit mit einem erfahrenen Fertigungspartner wichtig. PCBCool unterstützt Ingenieurteams, indem sie die Absichten des Leiterplattendesigns in herstellbare, montagefertige Layouts und PCBA-Lösungen übersetzt, was dazu beiträgt, Nacharbeiten zu reduzieren, Iterationszyklen zu verkürzen und kostspielige Übergabefehler zu vermeiden. Mit dem richtigen Prozess und dem richtigen Partner überlebt die Designabsicht bis zur Montagelinie.
Häufig gestellte Fragen (FAQ)
Das PCB-Design definiert Systemanforderungen, Stackup, Impedanzziele sowie thermische/leistungsbezogene Strategien. Das PCB-Layout übersetzt dieses Design in eine herstellbare Platine, indem Leiterbahnen, Vias und Komponenten innerhalb von Vorgaben platziert werden.
Technisch ja für kleine Platinen, aber Projekte mit hoher Zuverlässigkeit bergen Fehler.
Bevor das Routing beginnt. Frühe Spezifikationen reduzieren Layoutfehler, Impedanzfehlanpassungen und thermische Probleme.
A: Übermäßige Übersprechung, falsche Impedanz, Spannungsabfall, thermische Hotspots und Montagefehler.
Designer definieren Stackup, Abstände und Fiducials. Layout-Ingenieure implementieren montagefreundliche Platzierungen, aber die Spezifikation muss sie leiten.
DRC (Design Rule Check) stellt sicher, dass elektrische und geometrische Regeln eingehalten werden. DFM (Design for Manufacturability) stellt sicher, dass die Platine zuverlässig gefertigt und montiert werden kann.
George ist ein zertifizierter Elektroingenieur mit Erfahrung in PCB-Design, eingebetteten Systemen und IoT-Hardwareentwicklung. Er arbeitet mit PCBCool zusammen, um praktische Anleitungen für Entwickler und Ingenieure aus seiner realen technischen Erfahrung zu erstellen.
