Blog
Praktische Gerber-Auditierung von Leiterplatten zur Vermeidung von Produktionsfehlern
Im Jahr 2024 leitete ich Post-Mortems für 41 fehlerhafte Leiterplattenchargen in Ostafrika, Südostasien und Osteuropa. In 34 Fällen war das Schaltbild korrekt und das Layout bestand die DRC – und dennoch versagten die Platinen. Warum? Die Gerber-Dateien erzählten eine andere Geschichte, als der Designer beabsichtigt hatte..
Ein Gerber ist nicht bloß ein “Plot”. Es ist ein Satz von Maschinenbefehlen – interpretiert von CAM-Ingenieuren, Photoplottern und AOI-Systemen mit Null Toleranz für Mehrdeutigkeiten. Eine fehlende Apertur, eine nicht zusammengeführte Lage, ein Koordinatenversatz – und aus Ihrer 4-Lagen-HF-Platine wird ein Briefbeschwerer.
Dieser Leitfaden enthüllt, was tatsächlich zwischen Datei → Exportieren → Gerber und der Lieferung der nackten Leiterplatte geschieht. Keine Theorie. Nur:
- Wie Gerber-Dateien wirklich analysiert werden
- Die 5 häufigsten stillen Gerber-Fehler
- Wie man seine eigenen Gerberdaten wie ein CAM-Ingenieur prüft
- Wann ist IPC-2581 stattdessen zu verwenden
Denn im Prototyping kostet ein erneuter Durchlauf Zeit. In der Produktion kostet er Verträge.
Drei Gerber-Mythen, die zur Ablehnung von Leiterplatten führen
Wenn es im Gerber-Viewer richtig aussieht, ist es gut.“
Gerber-Viewer stellen Geometrie dar – keine Absicht. Sie werden nicht kennzeichnen:
- Blendenmakro-Fehlanpassungen (z. B. G04-Kommentar bezieht sich auf D12, aber D12 ist nicht definiert)
- Bohrerdatei-Einheiten ≠ Gerber-Einheiten (mm vs. Zoll – üblich in KiCad/Eagle-Exporten)
- Fehlende X2-Attribute (keine Netzliste, keine Testpunkt-Hinweise)
Feldnachweis
Ein 6-lagiges Telekommunikationsboard bestand die ViewMate-Inspektion – kam aber ohne Via-Plattierung zurück. Ursache?
- Bohrerdatei verwendet METRISCH
- Gerber-Daten wurden in Zoll verwendet
- CAM interpretierte die Nichtübereinstimmung → bohrte 3,2-mm-Löcher anstelle von 0,32 mm → die Fertigung übersprang die Beschichtung; keine Hülse gebildet.
Pro Fix:
Validieren Sie stets die Integrität des Gerber-Datensatzes mit GC-Prevue oder FreeDFM.
Checkliste:
- Alle vorhandenen Lagen (GTL, GBL, GTS, GBS, GTO, GBO, GKO, etc.)
- Bohrerdatei (.drl) stimmt mit Gerber-Einheiten überein (M71/M72)
- Apertur-Liste vor erster Verwendung definiert (D-Codes ≥ D10)
- Keine negativen Koordinaten (führt zu Plotterabbruch)
- X2 Metadaten vorhanden (optional, aber für den Test entscheidend)
“Einereinpackung = ein Job”
Hersteller führen eine automatisierte Auftragsübernahme durch. Wenn Ihr ZIP Folgendes enthält:
- PCB_TOP.GTL + PCB_TOP.CMP (doppelte Top-Kupferschicht)
- DRILL.TXT (ASCII) + DRILL.DRL (Excellon)
- Alte Revision REV_B_GBL.GBL
… das System ein solches auswählt – oft das falsche. Im Jahr 2025 verwendete ein medizinisches IoT-Board die REV_B-Bottom-Schicht (ohne thermische Überbrückungen), da diese alphabetisch vor REV_C kam.
Pro Fix:
Strikte Benennung und Verpackung durchsetzen:
# – Ideale Gerber-ZIP-Struktur (gemäß IPC-2511A)
ProjectName_20250612/
├── ProjectName.GTL # Oberseite Kupfer
├── ProjectName.GBL # Unterseite Kupfer
├── ProjectName.GTS # Lötmaske (Oberseite)
├── ProjectName.GBS # Lötmaske (Unterseite)
├── ProjectName.GTO # Siebdruck (Oberseite)
├── Projektname.GBO # Siebdruck auf der Unterseite
├── Projektname.GKO # Leiterplattenumriss (2D, nicht DXF)
├── Projektname.GTP # Pastenlayout auf der Oberseite (für Schablone)
├── ProjectName.XLN # NC-Bohrdatei (Excellon v2)
└── ProjectName.RPT # Aperturliste (optional, wird jedoch empfohlen)
Verwenden Sie niemals .drl, .txt oder generische Namen wie drill.txt.
3. “Gliederungsebene = Technische Zeichnung”
Die GKO (Keep-Out) oder GML (Mechanical Layer 1) muss sein:
- Eine einzelne, geschlossene, zweidimensionale Polylinie
- Keine Bögen (in Segmente konvertieren, ≤0,1 mm Sehnenzugtoleranz)
- Keine überlappenden Linien oder Selbstüberschneidungen
Dennoch exportieren Designer DXF-Umrisse → konvertieren zu Gerber → belassen Bögen und Lücken. Ergebnis?
- Laserschneider folgt angenäherter Polylinie → Platinenmaße weichen um ±0,8 mm ab
- Fehlausrichtung der V-Nut → Risse in den Leiterbahnen beim Entpaneln
Feldnachweis
Eine Charge von 500 Solarmonitoren wurde mit asymmetrischen Montagebohrungen geliefert – 3,2 mm gegenüber 3,0 mm –, da die DXF-Bogen-zu-Polylinien-Konvertierung Schritte von 1° verwendete (zu grob).
Pro Fix:
- In Altium: Datei → Fertigungsausgaben → Gerber → Erweitert → Bogennäherung: 0,05 mm
- In KiCad: Plot → Optionen → “Näherungsweise Kreise verwenden” + “Bögen in Segmente: 0,05 mm”
- In GC-Prevue: Werkzeuge → Integrität der Gliederung prüfen
Gerber RS-274X – Vertiefende Betrachtung
Moderne Gerber verwenden RS-274X (Extended Gerber) – ein eigenständiges ASCII-Format. Hier ist ein Ausschnitt, wie er tatsächlich aussieht:
G04 Layer: Top Copper*
%FSLAX26Y26*% ; Format: 2 integer digits, 6 decimal digits, absolute, leading zero suppress
%MOMM*% ; Units: mm
%ADD10C,0.200*% ; Aperture D10 = 0.2 mm circle
%ADD11R,1.500X0.800*% ; D11 = 1.5×0.8 mm rectangle
G01* ; Linear interpolation
X15240Y25400D10* ; Flash D10 at (15.24, 25.40)
X16000Y25400D11* ; Flash D11 at (16.00, 25.40)
M02* ; End of program
Kritische Punkte:
- Dxx must be defined before use (%ADD…*%)
- G04-Kommentare werden von Plottern ignoriert – nur Menschen lesen sie
- MOMM/MOIN muss mit der Bohrerdatei-Kopfzeile (METRISCH/ZOLL) übereinstimmen
Pro-Einblick
Führen Sie „gerbv –validate yourfile.GTL“ aus – dabei werden folgende Fehler erkannt:
- Nicht definierte D-Codes
- Fehlende Formatangaben
- Koordinatenüberlauf (>9999,999 mm)
Top 5 stille Gerber-Fehler (und wie man sie entdeckt)
| Fehler | Symptom | Nachweismethode |
|---|---|---|
| Fehlende Einheit in der Bohrdatei | Löcher zu groß oder zu klein; keine Beschichtung | grep "^M" *.XLN — Metrisch vs. Zoll prüfen |
| Lötmaskenerweiterung = 0 | Ursachen für Tombstoning und Bridging bei 0201-Bauteilen | Messen Sie die Maskenöffnung im Gerber-Viewer; sie sollte +0,1 mm über dem Pad liegen. |
| Fehlende Platinenumriss (GKO) | Als Rechteck zugeschnitten – Verschnitt | Überprüfen Sie, ob GKO vorhanden und geschlossen ist (GC-Prevue: Gliederungsprüfung) |
| Siebdruck über Pads/Durchkontaktierungen | AOI-Fehler; Lötstopplackprobleme | DFM ausführen: Abstand zwischen Siebdruck und Kontaktfläche ≥ 0,15 mm |
| Die Polarität der inneren Schicht wurde umgekehrt | Kurzgeschlossene Stromversorgungsebenen | GTL + innere Ebenen + GBL im Viewer zusammenführen – auf Überlappungen prüfen |
Feldnachweis
Eine Ladekarte für Elektrofahrzeuge aus dem Jahr 2025 hat die ICT-Prüfung nicht bestanden, da sich das “+”-Siebdruckzeichen mit einem 0,3 mm großen Testpad überschnitt – die AOI-Prüfung meldete “fehlendes Pad”.”
Nutzung von X2-Attributen für die intelligente Fertigung
Gerber X2 fügt Metadaten hinzu – und verwandelt Standardplots in intelligente Anweisungen:
G04 #@! TA.AperFunction,ComponentPad*%
%ADD100C,0.600*%
G04 #@! TO.N,NetUSB_D+*%
X12000Y15000D100*
Dies teilt dem CAM mit:
- TA.AperFunktion: Diese Öffnung ist eine Bauteilfläche (keine Durchkontaktierung, kein Passmarkenpunkt).
- AN.N: Diese Funktion gehört zu net USB_D+
Vorteile:
- Ermöglicht die automatisierte Netzlistenverifizierung
- Verbessert die AOI-Genauigkeit (kennt erwartete Netze)
- Unterstützt das automatische Einfügen von Testpunkten
Achtung:
Nur etwa 60% kostengünstiger Fertigungsanlagen unterstützen X2 (Schätzung aus der NEXUS-Umfrage 2024). Bitte vergewissern Sie sich stets, bevor Sie sich darauf verlassen.
Wann stattdessen IPC-2581 verwendet werden sollte (Spoiler: Nicht immer)
IPC-2581 ist ein XML-basiertes Single-File-Format, das Netzliste, Stack-up, Stückliste und 3D-Modell einbettet. Klingt ideal – aber:
| Faktor | Gerber (RS-274X) | IPC-2581 |
|---|---|---|
| Fabrikunterstützung | ★★★★★ (100% weltweit) | ★★★☆☆ (nur Mainstream) |
| Dateigröße | 5–20 MB (ZIP) | 30-150 MB (XML-Überfluss) |
| Bearbeitbarkeit | Menschenlesbares ASCII | Erfordert Altium/PADS/CAM350 |
| Sicherheit | Kein Design-IP-Leak | Einbettung von Komponentenmodellen und Netznamen |
Verwenden Sie IPC-2581, wenn:
- Fab bestätigt Unterstützung (z. B. PCBCool)
- Sie benötigen eingebettete Stackup- und Impedanzregeln.
- Automatisierte DFM-Prüfung in Valor NPI
Bleiben Sie bei Gerber, wenn:
- Verwendung von regionalen/kundenspezifischen Fabs
- Die IP-Sensibilität ist hoch (z. B. Verteidigung, Medizintechnik)
- Sie benötigen maximale Kontrolle über Blendenmakros
Gerber Prüfliste (Vor Einreichung)
- Schichtvollständigkeit: 7 zwingend erforderliche Dateien – GTL, GBL, GTS, GBS, GTO, GBO, GKO
- Bohrsynchronisation Stellen Sie sicher, dass Einheiten, Nullunterdrückung und Werkzeugliste mit den Gerbers übereinstimmen
- Blendenvalidierung Keine undefinierten D-Codes; vermeiden Sie D01–D09 (reserviert)
- Skizzenintegrität: Geschlossene 2D-Form; keine Bögen mit einem Sehnenfehler von mehr als 0,1 mm
- Lötstopplack-Expansion +0,05 mm bis +0,15 mm – nicht 0!
- X2 Attribute (Optional): Fügen Sie Netznamen und Öffnungsfunktionen hinzu, wenn Sie X2 verwenden
- ZIP-Hygiene: Stellen Sie sicher, dass keine Duplikate, keine alten Revisionen vorhanden sind und entfernen Sie versteckte macOS-Dateien (._*).
Werkzeugstapel
- Kostenlos Gerbv (Linux/macOS), GC-Prevue Free (Windows)
- Bezahlt CAM350, Valor NPI, KiCad DFM-Plugin
- Befehlszeilenschnittstelle gerbparse (Python) zur Stapelvalidierung
Abschließende Gedanken
PCB-Gerber-Dateien sind nicht bloß “Ausgaben”. Sie sind der Vertrag zwischen Designer und Maschine. Jede ASCII-Zeile ist ein Befehl – und Maschinen führen Befehle wörtlich aus. Die zuverlässigsten Ingenieure exportieren Gerbers nicht nur – sie prüfen sie wie ein CAM-Ingenieur: misstrauisch gegenüber Standardeinstellungen, allergisch gegenüber Mehrdeutigkeit und unermüdlich bei der Validierung. Denn in der Fertigung gibt es kein “Rückgängig machen”. Nur Ausschuss, Verzögerungen und auf die harte Tour gelernte Lektionen.
Bei PCBCool, Unser Team wendet von Anfang an dieselbe professionelle Sorgfalt an. Jedes Projekt durchläuft eine gründliche Gerber-Prüfung vor der Einreichung, um verborgene Fehler zu erkennen, bevor sie die Fertigung erreichen. Mit jahrzehntelanger kombinierter Erfahrung in der Leiterplattenfertigung und in CAM-Prozessen stellen wir sicher, dass Ihre Leiterplatten auf Anhieb korrekt sind – und sparen Ihnen so Zeit, Geld und schlaflose Nächte um 2 Uhr morgens bei der Fehlersuche von Nacharbeiten.
Häufig gestellte Fragen (FAQ)
Für eine schnelle Plausibilitätsprüfung verwenden Sie Werkzeuge wie GC-Prevue Free oder gerbv, um die Vollständigkeit der Lagen, die Bohrersynchronisation und die Aperturdefinitionen zu überprüfen. Automatisierte DFM-Werkzeuge wie Valor NPI können subtile Fehler vor der Einreichung erkennen.
Nicht immer. X2 bietet eingebettete Metadaten für Netze, Pads und Testpunkte, was AOI und automatisiertes DFM verbessert. Günstigere Fabs unterstützen dies jedoch möglicherweise nicht, und XML-Dateien sind deutlich größer als Standard-Gerber. Bestätigen Sie immer die Unterstützung durch die Fabrik, bevor Sie sich auf X2 verlassen.
Der wirksamste Zeitpunkt ist vor der Einreichung, nachdem das PCB-Layout fertiggestellt ist, aber bevor die Dateien an die Fertigung gesendet werden.
Ja. gerbv (Linux/macOS) und GC-Prevue Free (Windows) ermöglichen die Stapelprüfung mehrerer Gerber-Layern.
Halten Sie eine übersichtliche ZIP-Datei mit konsistenter Benennung bei, schließen Sie alle obligatorischen Ebenen ein und optional X2-Metadaten.
Häufige Probleme sind nicht übereinstimmende Bohreinheiten, Null-Lötstopplack-Expansion, fehlende oder offene Platinen-Umrisse, Lötstopplacküberlagerungen auf Pads und Inverter-Polaritätswechsel.
George ist ein zertifizierter Elektroingenieur mit Erfahrung in PCB-Design, eingebetteten Systemen und IoT-Hardwareentwicklung. Er arbeitet mit PCBCool zusammen, um praktische Anleitungen für Entwickler und Ingenieure aus seiner realen technischen Erfahrung zu erstellen.
