Blog
Guide de conception de circuits imprimés multicouches pour de meilleures performances
Vous avez peut-être remarqué que les appareils électroniques modernes deviennent de plus en plus petits tout en offrant les mêmes performances, voire plus. À première vue, cela peut sembler presque contre-intuitif. En réalité, cependant, c'est le résultat naturel des progrès de la conception électronique, et les circuits imprimés multicouches y contribuent grandement. En ajoutant des couches conductrices et en tirant un meilleur parti de la conception de l'empilement et de l'espace de routage, les cartes multicouches permettent d'intégrer beaucoup plus de fonctionnalités dans le même encombrement.
Pour les ingénieurs en électronique, la conception de circuits imprimés multicouches n'est plus une compétence de niche. Elle est devenue un élément essentiel de la conception moderne de cartes. Dans ce guide, nous examinerons de près les considérations clés, de la planification de l'empilement et de la stratégie de routage à l'intégrité de l'alimentation, au contrôle des interférences électromagnétiques (EMI) et à l'optimisation des coûts.
Que vous passiez des circuits imprimés à 2 couches à la conception multicouche pour la première fois, ou que vous affiniez la disposition d'une carte à haute vitesse, ce guide vous donnera une base pratique solide pour aborder la conception de circuits imprimés multicouches avec confiance.
Planification de l'empilement de circuits imprimés multicouches
Comme vous le savez, un circuit imprimé (PCB) s'apparente à un sandwich, constitué par l'empilement de différentes couches. Un PCB multicouche est simplement une version plus complexe de cette structure, avec des couches supplémentaires ajoutées pour répondre à des exigences électriques et mécaniques plus strictes.
C'est pourquoi la conception du stackup est le fondement de toute carte de circuit imprimé multicouche. Elle détermine la manière dont les signaux se propagent, dont l'alimentation est distribuée, et comment la carte fonctionne tant électriquement que mécaniquement. Si elle est bien réalisée, votre carte a beaucoup plus de chances d'atteindre une intégrité de signal solide, une alimentation stable, une bonne performance EMI et une bonne fabricabilité. Si elle est mal réalisée, vous pourriez vous retrouver confronté à de la diaphonie, des problèmes d'impédance, de la déformation, des coûts supplémentaires, voire des reprises.
Lors de la planification d'une conception multicouche, le nombre de couches est l'une des premières décisions importantes à prendre. Il s'agit toujours d'un compromis entre la performance, le coût et la taille de la carte.
- 4 couches → Moins coûteux, plus facile à fabriquer et adapté à la plupart des conceptions, notamment aux applications numériques, à signal mixte et à vitesse moyenne.
- 6 couches Un choix solide lorsque vous avez besoin de plus d'espace de routage ou de meilleures performances à haute vitesse, sans vouloir le coût et la complexité supplémentaires de 8 couches ou plus.
- 8 à 10 couches → Souvent nécessaire pour les conceptions numériques à haute densité et à haute vitesse telles que DDR, PCIe, les systèmes multi-gigahertz, les applications RF ou les cartes avec un très grand nombre de composants.
- 12 couches et au-delà → Généralement réservé aux applications plus exigeantes dans des domaines tels que les serveurs, les télécommunications et l'électronique automobile avancée.
Comment décidez-vous ?
Posez-vous la question :
- Combien de signaux critiques nécessitent des chemins de routage courts et propres ?
- Ma carte inclut-elle des interfaces haut débit telles que l'USB 3.x, le HDMI ou le SerDes ?
- Quelle puissance la conception doit-elle supporter ?
- Quelle est la taille de mon tableau cible et mon budget ?
Via de sélection dans la conception de circuits imprimés multicouches
Les vias sont l'une des structures clés qui rendent possibles les interconnexions électriques entre les couches dans un circuit imprimé multicouche. À mesure que le nombre de couches augmente et que la densité de routage s'élève, la sélection des vias devient beaucoup plus importante. Elle affecte directement l'intégrité du signal, les performances thermiques, l'efficacité spatiale et la fabricabilité.
Via traversants
Certaines personnes les appellent également "thru vias" ou "plated through-holes". Quel que soit le nom, ils désignent des vias qui traversent entièrement l'empilement de la carte de circuit imprimé, reliant n'importe quelle couche à n'importe quelle autre couche, y compris les couches supérieure et inférieure.
Le plus adapté pour :
- Structures générales de cartes multicouches
- Conceptions de circuits multicouches simples
- Projets électroniques à faible coût
- À des fins de montage mécanique
- Mises en page à faible densité
- Distribution d'alimentation et de masse
- Pistes à courant élevé
- Montage des connecteurs et autres besoins de fixation mécanique
Limitations :
- Ils consomment de l'espace de routage à chaque couche, même lorsque certaines de ces couches n'ont pas réellement besoin de la connexion.
- Dans les cartes denses/à nombre de couches élevé (>10–12 couches), elles gaspillent un espace de routage précieux et augmentent le risque de "via stubs" (parties inutilisées qui provoquent des réflexions de signal dans les conceptions à haute vitesse >5–10 GHz).
- Le rapport d'aspect constitue un défi. La taille typique d'un trou fini est comprise entre environ 0,2 et 0,4 mm (8 à 16 mils), tandis que l'épaisseur du circuit imprimé est souvent comprise entre 1,6 et 3,2 mm. Il en résulte un rapport d'aspect d'environ 6:1 à 10:1. Pour garantir un placage fiable, il est généralement recommandé de maintenir ce rapport à 8:1 ou moins. Dès que le rapport dépasse 10:1 à 12:1, le risque de placage de mauvaise qualité, de vides et de défaillances dues aux cycles thermiques augmente considérablement.
- Pas adapté aux composants à pas ultra-fin (par exemple, BGA de 0,4 mm) en raison d'un manque d'efficacité spatiale.
Vias borgnes et enterrés
Un via aveugle relie une couche extérieure (supérieure ou inférieure) à une ou plusieurs couches internes adjacentes — visible d'un seul côté (“ aveugle ”).
Un via enterré ne connecte que les couches internes — complètement caché à l'intérieur de la carte, non visible depuis l'une ou l'autre surface.
Le plus adapté pour :
- Libérer l'espace de la couche externe pour les composants et la répartition à pas fin (par exemple, l'échappement BGA).
- Réduire via des platinages pour une meilleure intégrité du signal dans les conceptions à haute vitesse/RF.
- Permettre des agencements plus denses sans augmenter excessivement la taille de la carte ou le nombre de couches.
Directives de conception :
- Vias borgnes : Le rapport d'aspect (profondeur:diamètre) est généralement maintenu à 1:1 ou moins. Pour une fiabilité de placage optimale, un rapport de 0,75:1 à 0,8:1 est préféré. Avec le perçage mécanique, le diamètre doit généralement être au moins égal à la profondeur. Avec le perçage laser, similaire aux microvias, la plage est souvent de 0,6:1 à 1:1. Par exemple, si la profondeur est de 0,1 mm, le diamètre devrait généralement être d'au moins 0,1 à 0,13 mm.
- Vias enterrés : Le rapport d'aspect peut atteindre environ 10:1 à 12:1, bien qu'un rapport de 8:1 à 10:1 ou inférieur soit généralement recommandé pour une meilleure fiabilité de placage.
- Chaque paire de couches via nécessite son propre fichier de perçage, ce qui implique généralement une stratification séquentielle.
- Taille de la Bague annulaire est typiquement d'au moins 90 à 150 μm, en fonction de la classe requise et des exigences IPC-6012.
- Lorsque les limites du rapport d'aspect sont dépassées, des structures empilées ou décalées sont souvent utilisées à la place.
Microvias et technologie HDI
Les microvias sont de petites vias borgnes ou enterrées (généralement de diamètre inférieur à 150 μm / 6 mils), généralement formées par perçage laser. Conformément aux définitions de l'IPC, une microvia est une structure borgne avec un rapport d'aspect maximal de 1:1 et une profondeur ne dépassant pas 0,25 mm (0,010 pouce).
La technologie HDI utilise des microvias pour obtenir une densité de routage beaucoup plus élevée. Les structures HDI courantes définies dans l'IPC-2226 comprennent :
- Type I: Microvias de surface vers la première couche interne, combinés à des vias traversants
- Type II : Microvias, vias enterrées et vias traversants
- Type III : Microvias empilés ou décalés utilisés pour sauter par-dessus trois couches ou plus
Le plus adapté pour :
- BGA à pas fin dans la plage de 0,4 à 0,5 mm
- Smartphones, appareils portables, serveurs et autres produits très compacts
- Routage d'évacuation sous des champs de composants denses
- Conceptions nécessitant des chemins électriques plus courts et une inductance plus faible pour une meilleure intégrité du signal.
Directives de conception :
- Le rapport d'aspect préféré est généralement compris entre 0,75:1 et 0,8:1 pour le placage le plus uniforme.
- Le maximum pratique est de 1:1. Au-delà de ce point, la fiabilité diminue rapidement, et des problèmes tels que les vides et l'amincissement du cuivre au bas du via deviennent plus probables.
- Les dimensions typiques sont une taille de perçage de 75 à 100 μm (3 à 4 mil) avec des tailles de pastille d'environ 200 à 300 μm.
- Pour les microvias empilées, chaque couche doit toujours rester dans la limite du rapport d'aspect de 1:1. Si l'alignement ou l'enregistrement est difficile, les microvias décalés sont généralement plus sûrs.
Tous les fabricants ne sont pas en mesure de gérer de manière fiable des rapports d'aspect très petits. Confirmez toujours la capacité réelle du fabricant avant de finaliser la conception.
Via-in-Pad et Vias remplis
Un via-in-pad, souvent abrégé VIP, est un via placé directement dans un pad de composant, comme sous une bille de soudure BGA ou CSP.
Un via rempli est un via dont le corps est rempli de matériau conducteur, tel qu'un remplissage à base de cuivre, ou de matériau non conducteur, tel que l'époxy. Il est souvent recouvert ultérieurement d'un placage en cuivre. Ceci est couramment associé aux structures de type VI ou VII de la norme IPC-4761.
Applications et avantages :
- Les vias remplis peuvent servir de chemins thermiques, ce qui est utile dans des dispositifs tels que les boîtiers QFN et d'autres composants thermiquement sensibles.
- Ils offrent une inductance et une résistance plus faibles, ce qui les rend plus adaptés aux conceptions à haute fréquence ou à haute puissance.
- Ils permettent le répartiteur pour les dispositifs BGA d'un pas de 0,4 à 0,5 mm sans nécessiter de routage en os de chien.
- Ils aident à empêcher la soudure de migrer dans la via pendant le reflow, ce qui améliore la fiabilité de l'assemblage à pas fin.
- Les vias remplis peuvent également réduire le vide et améliorer les performances en cyclage thermique.
Directives de conception :
- La taille du via doit rester inférieure à la taille du pad. Par exemple, un foret de 0,1 à 0,2 mm peut être placé à l'intérieur d'un pad de 0,3 à 0,5 mm.
- L'époxy non conducteur est couramment utilisé comme option de remplissage moins coûteuse, tandis que le remplissage conducteur est utilisé lorsque la capacité de courant ou les performances thermiques sont plus critiques.
- Un capuchon en cuivre est requis si la surface doit rester soudable.
- Les règles du rapport d'aspect s'appliquent toujours, d'autant plus que le placage doit être terminé avant le remplissage du via.
Il est important de confirmer que le fabricant prend en charge la structure IPC-4761 pertinente. Le type VII, qui signifie rempli et ponté, est une approche courante pour les applications via-en-pad.
Contrôle d'impédance et conception à haute vitesse pour circuits imprimés multicouches
Dans la conception de circuits imprimés multicouches, le contrôle de l'impédance est essentiel pour les signaux à haute vitesse (> 100 MHz, par exemple, DDR, PCIe, USB 3.0+). Un contrôle d'impédance approprié aide à préserver l'intégrité du signal en réduisant les réflexions, la diaphonie et les interférences électromagnétiques. Lorsque l'impédance n'est pas correctement adaptée, le résultat peut être des erreurs de données, des problèmes de chronométrage, voire une défaillance complète de la liaison.
Impédance contrôlée pour les pistes des couches externes et internes
Les pistes à impédance contrôlée (par exemple, 50Ω asymétriques, 90–100Ω différentielles) se comportent comme des lignes de transmission. Leur impédance dépend de la géométrie de la piste, des propriétés diélectriques des matériaux et de la structure du plan de référence.
Pour des travaux de conception pratiques, les ingénieurs utilisent généralement les équations IPC-2141 ou des solveurs de champ tels que Polar ou Si8000 pour estimer l'impédance.
Pour une microbande de couche externe, l'impédance peut être approximée comme suit :
Z_0 ≈ (87 / √(ε_r + 1.41)) × ln(5.98h / (0.8w + t))
Où :
- h la hauteur diélectrique par rapport au plan de référence
- w la largeur de piste
- t laissement d'épaisseur de cuivre (typiquement 0,035 mm / 1 oz)
Pour une stripline interne, l'impédance peut être approximée comme suit :
Z_0 ≈ (60 / √ε_r) × ln(1.9(2h + t) / (0.8w + t)) (Ligne ruban symétrique entre deux plans.)
- Couches externes (microstrip) : Exposé à l'air d'un côté (ε_r=1), donc ε_r effective plus faible → pistes plus larges pour le même Z_0. Plus susceptible aux effets environnementaux (par exemple, le masque de soudure ajoute ~0,2–0,5 à ε_r).
- Couches internes (stripline) : Comprimé entre les plans diélectriques → ε_r effective plus élevée, pistes plus étroites, meilleure blindage EMI, mais tolérances plus serrées dues à la variabilité du préimprégné.
Routage de paires différentielles sur plusieurs couches
Les paires différentielles (par exemple, LVDS, Ethernet) transportent des signaux complémentaires pour améliorer l'immunité au bruit. Lors du routage sur plusieurs couches, l'objectif principal est de préserver un couplage serré et de maintenir l'équilibre d'impédance tout au long du chemin.
Directives de conception :
- Maintenez l'espacement des paires $s$ inférieur à deux fois la largeur des pistes $w$ pour maintenir un couplage serré (par exemple, $s=0,1–0,15$ mm pour 100$\Omega$).
- Le skew doit généralement rester inférieur à 5 à 10 ps (par exemple, <1,5 mm à 3 GHz). Le réglage en zigzag doit être effectué sur la même couche.
- Pour les transitions de couches, utilisez des vias (aveugles/micro de préférence) pour minimiser les stubs (<0,5 mm).
- Décaler les vias appariés si nécessaire pour réduire les diaphonies ajoutées.
- L'impédance différentielle peut être approximée par :
Z_diff ≈ 2 × Z_0 × (1 – k)
où k est le coefficient de couplage, généralement compris entre 0,1 et 0,3. Les valeurs cibles courantes se situent entre 90 et 120 Ω, en fonction de la norme d'interface.
- Lors du routage entre différentes couches, veillez à assurer la continuité du plan de référence (voir ci-dessous) ; évitez de séparer les paires entre des couches asymétriques (par exemple, le passage d'une microbande à une ligne à ruban entraîne une variation de Z de 10 à 201 TP3T).
Applications typiques :
- Interfaces haute vitesse (par exemple, PCIe Gen4+ à 16 GT/s) couvrant 8 couches ou plus
- Minimiser le nombre de comptages par paire (≤2–4) pour réduire les discontinuités
Approche de routage pratique :
- Couplés en bordure (côte à côte) à l'extérieur ; couplés en large (empilés) à l'intérieur pour un empaquetage plus dense
- Dans les conceptions multicouches, tracez les pistes sur des couches adjacentes si nécessaire, mais veillez à harmoniser les vitesses (celles des couches internes étant plus lentes d'environ 10% en raison d'un ε_r plus élevé)
Utilisez des outils de réglage de longueur dans la CAO (par exemple, xSignals d'Altium) pour la mise en correspondance automatique.
Continuité du plan de référence et optimisation du chemin de retour
Les plans de référence, qu'ils soient de masse ou d'alimentation, fournissent les chemins de retour à faible inductance dont dépendent les signaux à haute vitesse. Toute discontinuité dans cette structure de référence peut créer des pics d'impédance, augmenter les interférences électromagnétiques (EMI) et dégrader la qualité globale du signal.
Règles de continuité :
- Pas de séparations sous les pistes à haute vitesse ; utiliser des vias de piquage (espacement de 0,3 à 0,5 mm) autour des découpes.
- Les signaux doivent avoir une référence ininterrompue ; les plans traversants nécessitent des vias de masse à proximité (≤ 0,5 mm) pour “stitrer” les plans.
- Optimiser h pour le découplage (par exemple, h < 0,2 mm pour une inductance < 1 nH).
- Évitez le routage au-dessus des vides ou des fentes ; si inévitable, routez orthogonalement ou ajoutez des condensateurs.
Techniques d'optimisation :
- Via anti-pads : Taille le diamètre du foret par 2 pour minimiser l'inadéquation de capacitance.
- Retour à vias : Placez 1 à 2 vias par signal en haute vitesse ; formez des “clôtures de vias” pour le blindage.
- Plans de masse Prenez ceci comme référence pour le courant continu, mais associez-le à la terre pour les retours de courant alternatif.
- Spécificités multicouches : Dans 8 couches ou plus, attribuez alternativement signal/masse pour un meilleur contrôle.
Pourquoi cela est important :
Pour les signaux dans la gamme des GHz, la qualité du chemin de retour n'est pas une option. Un chemin de retour médiocre peut entraîner des changements d'impédance supérieurs à 20 %, ce qui est suffisant pour pousser les performances d'erreur au-delà des limites acceptables dans les systèmes à très haute vitesse.
Une règle empirique utile est de raisonner en termes de boucles de courant. Le courant de retour essaie toujours de suivre le chemin du signal aussi fidèlement que possible. Si l'interruption de ce chemin devient suffisamment importante, généralement supérieure à un dixième de la longueur d'onde du signal, elle pose un problème sérieux. À 3 GHz, cette distance critique est d'environ 10 mm.
Directives DFx pour PCB multicouches
DFx étend DFM.Automate déterministe à états finis/DFT pour multicouches – focus sur les fonctionnalités cachées et les processus séquentiels.
DFM (Conception pour la fabrication)
- Stratification séquentielle : Minimiser les étapes (coût supplémentaire) ; préférer les vias décalés aux vias empilés pour l'enregistrement.
- Solde du cuivre : Distribution uniforme pour éviter la déformation/le manque de résine.
- Repères Global + local par sous-panneau pour l'alignement interne.
- Spécificités du HDI : Aspect ≤0,8:1 pour les microvias ; via-en-pad avec placage rempli/bouché.
- Éviter les extrêmes : Les pré-imprégnés ultra-minces HAR augmentent la perte de rendement.
DFA (Assemblage)
- Via dans le pad Bouchage et capuchonnage pour surface plane (empêche la migration de la soudure).
- Échappement de composant Assurer que le fanout tienne compte des vias borgnes/microvias sous les BGA.
- Points de test : Ajouter des points de couche externe accessibles ; éviter de s'appuyer sur des fonctionnalités internes uniquement.
TDF (Test)
- Planche à clous Inclure des vias/pads de test sur l'extérieur ; les défauts internes nécessitent des méthodes indirectes.
- Sonde volante : Bien pour les prototypes ; ajouter des réseaux pour la continuité.
Pensées finales
La conception de circuits imprimés multicouches ne consiste pas simplement à ajouter des couches supplémentaires à une carte. Il s'agit de faire des compromis plus judicieux entre les performances électriques, la fabricabilité, la fiabilité et le coût. Un circuit imprimé multicouche bien conçu offre aux ingénieurs plus de liberté pour gérer des circuits complexes, des tracés plus serrés et des exigences de vitesse plus élevées sans perdre le contrôle de la conception.
À PCBCool, nous accompagnons nos clients dans la fabrication de circuits imprimés multicouches et l'assemblage de circuits imprimés pour un large éventail d'applications, des cartes multicouches standard aux fabrications plus complexes aux exigences techniques plus strictes. Si vous travaillez sur un nouveau Projet de circuit imprimé multicouche et nécessite un partenaire de fabrication qui comprend les exigences de conception comme les réalités de la production, notre équipe est prête à vous aider.
Foire Aux Questions (FAQ)
A : Pas toujours. Cela dépend du fabricant, du projet spécifique et des exigences du client. Pour les projets nécessitant une fiabilité accrue, tels que l'électronique médicale et automobile, le contrôle optique automatisé (AOI) est généralement effectué sur chaque carte.
Oui. Pour les projets ayant des exigences de qualité particulières, PCBCool peut suivre les priorités d'inspection, les critères d'acceptation, les plages de tolérance ou les exigences spécifiques de contrôle des défauts définis par le client.
Sam K travaille sur des systèmes électroniques embarqués, avec un accent particulier sur la conception matérielle, le développement de circuits imprimés (PCB), la programmation de firmware, et l'intégration système. Il soutient également l'optimisation des performances et contribue à transformer les idées de produits électroniques en solutions fiables et concrètes.
