Blog
Tutoriel de conception d'empilage 2+N+2 pour carte PCB HDI
Pourquoi les concepteurs s'éloignent-ils des circuits imprimés traditionnels à 2 ou 4 couches et adoptent-ils de plus en plus les empilements 2+N+2 ?
Dans la conception moderne des circuits imprimés, les cartes traditionnelles à 2 ou 4 couches atteignent de plus en plus leurs limites pratiques, surtout à mesure que les produits actuels exigent densité de composants plus élevée, interfaces plus rapides et marges électriques plus restreintes. Bien que ces empilements plus simples fonctionnent toujours pour des conceptions de base, ils peinent souvent dans des applications plus avancées.
Voici où ils échouent communément :
- Limitations de dérivation BGA : Les BGA à pas plus fin (par exemple, 0,5 mm ou moins) sont difficiles, voire parfois impossibles, à échapper entièrement en utilisant uniquement des vias traversants. Cela conduit souvent à une congestion de routage, à des contours de carte plus grands ou à des agencements compromis.
- Congestion de routage à haute vitesse : Avec un nombre limité de couches de signaux, les traces deviennent surchargées. Cela rend difficile le maintien de l'impédance contrôlée et de chemins de retour propres pour les interfaces à haute vitesse telles que DDR ou PCIe.
- Intégrité de puissance médiocre : Des plans d'alimentation et de masse inadéquats ou partagés augmentent l'inductance de boucle, entraînant une chute de tension, du bruit et un comportement instable de l'alimentation (PDN).
- Défis de la SEM Sans référence et blindage de couches appropriés, les conceptions sont plus susceptibles aux interférences électromagnétiques, augmentant le risque de problèmes de conformité réglementaire.
Pour répondre à ces contraintes, de nombreux concepteurs s'orientent vers des empilements plus avancés tels que 2+N+2—deux couches de construction externes, un cœur de couche N et deux couches de construction supplémentaires. Cette approche introduit micro-trous pour des caractéristiques similaires à l'interconnexion à haute densité (HDI), sans le coût et la complexité d'un empilement HDI complet.
L'architecture 2+N+2 permet :
- Prise en charge des BGA à pas fin grâce à un épandage efficace utilisant des microvias borgnes et enterrées
- Densité de routage accrue pour des conceptions compactes et complexes
- Routage à impédance contrôlée plus fiable pour les signaux à haute vitesse
- Amélioration des références de puissance et de masse, résultant en un bruit réduit et de meilleures performances globales de la PDN.
En fin de compte, le 2+N+2 offre une alternative équilibrée et rentable au HDI complet lorsque des densités plus élevées sont requises principalement sur les couches extérieures. Il offre les performances électriques et la flexibilité de routage exigées par l'électronique moderne, tout en maîtrisant la complexité et le coût de fabrication.
Quel est 2+N+2
2+N+2 fait référence à une architecture spécifique de PCB HDI qui utilise Lamination séquentielle combiner un cœur multicouche conventionnel avec des couches de construction HDI des deux côtés.
La structure peut être décomposée comme suit :
- Le premier “ 2 ” : Deux couches de surcouche sont ajoutées sur la face supérieure du cœur. Ces couches utilisent généralement des microvias percées au laser, des géométries de pistes plus fines et supportent une densité de routage plus élevée pour la répartition des composants et l'évasion des signaux.
- “ N ” (Le Cœur) : Une pile multicouche conventionnelle, où N représente le nombre de couches de cœur. N est typiquement un nombre pair (tel que 4, 6 ou 8) et est fabriquée à l'aide d'un perçage mécanique et de vias plaqués traversants.
- Le deuxième “ 2 ” : Deux couches de construction supplémentaires ajoutées sur le côté inférieur du cœur, tirant à nouveau parti des microvias et des caractéristiques fines pour accroître davantage la flexibilité du routage.
Ensemble, cette configuration offre bon nombre des avantages en matière de densité et de performance associés aux conceptions HDI, sans s'engager pleinement dans un empilement HDI complet plus complexe.
Qu'est-ce qui rend un empilement 2+N+2 unique
L'une des caractéristiques déterminantes d'un Empilement 2+N+2 est la manière dont il est fabriqué et la façon dont la densité de routage est répartie sur la carte.
La stratification séquentielle est un différenciateur clé. Contrairement aux circuits imprimés multicouches standard – qui sont généralement stratifiés en un seul cycle de presse – une carte 2+N+2 est construite Par étapes. Le noyau est fabriqué en premier comme une carte multicouche conventionnelle, incluant le perçage mécanique, la métallisation, la stratification et les tests électriques. Une fois le noyau terminé, les couches d'empilage supérieure et inférieure sont ajoutées par des cycles de stratification supplémentaires, avec perçage au laser pour former des microvias entre chaque étape.
Une autre distinction importante est où les microvias sont utilisés. Dans une conception 2+N+2, Les microvias sont confinées aux couches de construction., typiquement comme Vias aveugles connectant les couches externes au cœur. Ceci permet une dispersion dense des BGA et des géométries fines proches de la surface, tandis que le cœur continue de dépendre Vias traversants plaqués standard pour une interconnexion de couches plus profonde.
Un tel conseil requiert :
- Éventail dense pour échapper à des centaines de broches BGA avec un pas de 1,0 mm
- Routage à impédance contrôlée pour signaux à haute fréquence opérant à plusieurs gigahertz, y compris les horloges DDR, les voies PCIe (2,5–5 Gbit/s) et les interfaces Ethernet.
- Distribution de puissance robuste pour minimiser le bruit dans les régions mixtes analogique/numérique partagées par les domaines PS et PL
Un plus simple Empilement de 4 couches se heurterait rapidement à des problèmes de fanout et de congestion de routage dans ces contraintes. Par contraste, une Configuration 2+8+2 offre la densité de routage et les performances électriques nécessaires —sans le surcoût et la complexité d'un empilement HDI complet.
Exemple de superposition typique (2+8+2)
Dans cette pile 2+8+2 — avec couches de remontée principales (L1–L2), une noyau (N3–N10), et couches de construction inférieures (L11–L12)L'affectation des couches est conçue pour équilibrer l'intégrité du signal, la distribution de puissance et le contrôle des interférences électromagnétiques.
Montée en puissance du HDI (L1–L2)
- L1 : Top Signal & Composants
Les pastilles de composant pour les BGA et les connecteurs, ainsi que le routage à basse vitesse tel que les LED et les signaux de contrôle. L'épaisseur du cuivre est généralement de 1 oz, avec un cuivre plus épais utilisé uniquement lorsque la durabilité mécanique ou les exigences de courant le justifient.
- L2 : Plan de sol solide
Fournit un plan de référence continu pour les signaux L1 et prend en charge les microvias aveugles utilisés pour le fanout BGA.
Pile de base (Niveaux 3–10)
- L3 : Couche de Signal Interne
Routage de signaux asymétriques et différentiels à haute vitesse, tels que les lignes d'adresse et de contrôle DDR (visant généralement une impédance asymétrique d'environ 50 Ω, selon la pile).
- L4 : Plan de masse
Plan de référence dédié pour L3 afin de maintenir une impédance maîtrisée et des chemins de retour propres.
- L5 : Plan d'alimentation +3,3 V
Fournit aux rails d'E/S et périphériques une faible résistance CC.
- L6 : Plan de masse (Noyau central)
Une couche de cœur plus épaisse (environ 0,25 mm) qui améliore la rigidité de la carte et fournit des chemins de retour à faible inductance à travers l'empilement.
- L7 : Plan de masse
Référence supplémentaire et blindage pour aider à supprimer les interférences électromagnétiques et réduire l'impédance des plans.
- L8 : Couche de signal interne
Routage haut débit supplémentaire pour les interfaces denses qui ne peuvent pas être entièrement prises en charge sur la couche 3.
- L9 : Plan de masse
Sert de référence pour L8 et améliore davantage l'isolement entre les couches de signaux.
- L10 : Signal interne et alimentation basse tension
Couche mixte prenant en charge le routage à haute vitesse supplémentaire et un plan d'alimentation de 1,0 V pour les rails de logique principaux.
Montée de la couche HDI inférieure (L11-L12)
- L11 : Plan de masse
Sert de plan de référence pour la L12 et supporte les microvias côté inférieur.
- L12 : Signal et composants du bas
Placement secondaire des composants et routage des signaux, généralement utilisés pour les connexions à basse vitesse ou lorsque l'espace est limité.
Stratégie de Routage
C'est dans ces empilements 2+N+2 que les atouts brillent vraiment. Le routage dans ces conceptions HDI ne consiste pas simplement à ajouter davantage de couches, il représente un changement stratégique dans la manière dont la densité, l'intégrité du signal et la fabricabilité sont gérées.
Par rapport aux cartes traditionnelles à 2 ou 4 couches (ou même aux conceptions multicouches de base), où les vias traversants dominent et restreignent les échappements des BGA, une structure 2+N+2 exploite micro-interconnexions et fines gravures pour permettre un routage segmenté et axé sur des objectifs précis, sans congestion.
La gestion des chemins d'évacuation prime (BGA)
Le routage extérieur des BGA est presque toujours le Goulot d'étranglement de routage principal, il convient donc de l'aborder en premier lieu.
Dans cette conception, Tirages extérieurs à la barre s'échapper directement sur L1 ou L12, tandis que les rangées intérieures utilisent microvias borgnes pour passer à Niveau L2/L3 ou niveau L10/L11, en évitant les vias qui traversent toute la carte. Ceci “Stratégie d”« évasion anticipée » libère un espace précieux sous le BGA pour condensateurs de découplage, Contrairement aux conceptions standard où des vias traversants denses forceraient un espacement plus large et des boucles de courant plus longues.
Utiliser les couches HDI externes pour :
- Agencement des broches BGA :
Les couches de construction supérieure et inférieure (L1–L2 et L11–L12) sont optimisés pour ce rôle. Les microvias permettent des échappements serrés avec des pistes fines (par exemple, Géométries de 4 à 6 millions, en fonction des limites de fabrication), permettant aux signaux issus des E/S Zynq ou des connecteurs FMC de se propager radialement sans chevauchement.
- Chemins courts et à grande vitesse :
Interfaces critiques, telles que Paires différentielles PCIe ou horloges DDR—bénéficieront d'un routage à proximité de la surface. Dans cette carte, des interfaces telles que l'USB ou le PCIe peuvent être routées sur L1 ou L3, référé à L2 sol, minimisant les décalages de longueur et prenant en charge un contrôle maîtrisé impédance de microbande ou de stripline typiquement 85–100 Ω, selon l'interface).
Utiliser les couches du noyau interne pour :
- Routage longue distance :
Les couches fondamentales (L3–L10) traiter les connexions inter-cartes, telles que Pistes d'Ethernet ou banques PL-Zynq FMC. Routage de stripline dans ces couches (par exemple, L5 par rapport à L4/L6) assure un meilleur blindage et une réduction des interférences électromagnétiques (EMI) par rapport aux longs tracés en surface.
- Distribution de puissance :
Planes d'alimentation et de masse activés L4, L6, L7 et L9 distribuer les rails principaux (tels que Noyau +1.0 V et E/S +3.3 V) avec Basse impédance. Dense via stitching prend en charge une forte demande de courant, de l'ordre de plusieurs amplificateurs—tout en évitant les problèmes de chute de tension et de bruit courants dans les conceptions à faible nombre de couches.
Équerre de chien contre éventail de micro-via
La diffusion désigne la manière dont les signaux sont acheminés à partir de Pads BGA aux pistes et aux vias. Dans les circuits multicouches traditionnels, les options de routage sont généralement limitées à vias traversantes et des pistes relativement larges. Une configuration 2+N+2 permet toutefois des stratégies de fan-out plus souples et plus économes en espace.
Éventail en forme d'os de chien est une technique hybride où une courte trace de rupture, l“” os », relie le plot BGA à un plot de vias voisin. De là, un traversant-via ou microvia borgne Transitions le signal vers une couche interne.
Dans répartition directe par microvias (Via-in-Pad), une micro-via rempli et bouché est percée directement dans le plot BGA. Cela permet au signal de passer immédiatement à une autre couche, sans consommer d'espace de routage en surface. Cette méthode est particulièrement efficace pour BGA à pas fin (typiquement en dessous de 0,5 mm), tels que les systèmes sur puce (SoC) avancés, où le "dogbone fanout" traditionnel manquerait rapidement de place.
Conception pour la fabrication
La conception pour la fabrication (DFM) garantit que l'empilement 2+N+2 choisi correspond aux capacités réelles de votre fabricant de circuits imprimés. Ignorer les considérations DFM peut entraîner des problèmes de fiabilité des microvias, une mauvaise qualité de placage et des défaillances latentes, en particulier lors des cycles thermiques dans des applications industrielles ou à longue durée de vie.
Avant de finaliser une conception 2+N+2, il est essentiel de confirmer les paramètres suivants avec votre partenaire de fabrication :
- Taille Minimale de Microvia :
Ceci inclut le diamètre du foret laser (typiquement 0,10–0,15 mm, soit 4–6 mil) et le rapport d'aspect (profondeur/diamètre). Pour un placage au cuivre fiable, un rapport d'aspect de < 0,75:1 est généralement recommandé afin d'éviter les vides et la formation de faibles parois.
- Nombre maximal de laminations séquentielles :
De nombreux fabricants limitent les fabrications HDI à 3 à 4 cycles de lamination au total pour contrôler le gauchissement et la précision de l'enregistrement couche par couche. Le dépassement de cette plage nécessite souvent des procédés haut de gamme et augmente considérablement le coût.
- Stratégie d'empilement de microvias autorisée (empilées vs décalées) :
Les microvias empilés — où les vias sont directement alignés — offrent une densité plus élevée mais peuvent présenter des risques de fiabilité lorsqu'ils sont empilés sur plus de 2 à 3 couches en raison d'une contrainte mécanique concentrée.
Les microvias décalées, généralement espacées de 0,075 à 0,10 mm, répartissent la contrainte plus uniformément et offrent généralement une meilleure fiabilité à long terme.
Il est également important de reconnaître que l'HDI n'est pas une solution économique. Une carte 2+N+2 peut coûter environ 2 à 5 fois plus cher qu'un circuit imprimé multicouche de base, en raison de cycles de stratification supplémentaires, de perçage laser et de contrôles de processus plus stricts.
Pensées finales
Nous avons exploré les fondamentaux des empilements 2+N+2, depuis les raisons pour lesquelles les cartes traditionnelles ne sont pas à la hauteur jusqu'à ce qui définit réellement une véritable structure 2+N+2. Comme vous l'avez constaté, cette approche ne consiste pas simplement à “ ajouter des couches ”, mais à faire des choix de conception intentionnels pour gérer la densité, l'intégrité du signal et la fabricabilité.
Règles essentielles à retenir :
- Échappez toujours d'abord aux BGA, en utilisant des microvias — qu'il s'agisse de dogbone ou de via-in-pad — afin d'éviter les blocages de routage ultérieurs.
- Utiliser les couches HDI externes pour le répartiteur et les chemins courts à haute vitesse, et réserver les couches internes pour les routages longs et les plans solides.
- Engagez votre fabricant de circuits imprimés (PCB) tôt afin de confirmer les limites des microvias, les règles d'empilement et les capacités de gravure fine.
- Simulez le comportement de l'impédance et du PDN — ne vous fiez pas aux hypothèses.
- Privilégiez la symétrie et la DFM afin de minimiser le gauchissement, la perte de rendement et les risques pour la fiabilité à long terme.
En fin de compte, la conception de circuits imprimés 2+N+2 est moins une question de nombre de couches qu'un contrôle de la géométrie, des chemins de courant et des réalités de fabrication.
Si vous êtes prêt à transformer une conception 2+N+2 en matériel, PCBCool travaille avec les ingénieurs pour valider les empilements, les stratégies de microvias et les contraintes de DFM avant le début de la fabrication. En alignant l'intention de conception avec la capacité de fabrication réelle, nous aidons à garantir que les conceptions HDI avancées sont fabriquées de manière fiable dès la première fois, sans coûts ni itérations inutiles.
Foire Aux Questions (FAQ)
A : Boîtiers BGA haute densité, interfaces à haute vitesse (DDR, PCIe, USB), et cartes mixtes où la densité de routage ou le contrôle d'impédance est critique. Les modules IoT, les SoC industriels et les cartes d'évaluation FPGA sont des cas d'utilisation courants.
A : Prenez en compte le nombre de couches, la densité des microvias, le budget et les capacités de fabrication. Le 2+N+2 offre une répartition de haute densité sur les couches externes sans le coût et la complexité du HDI complet, ce qui le rend idéal pour les conceptions de densité modérée.
Oui, mais le microvia direct (via-en-pad) est généralement requis. Le défanage en forme d'os de chien pourrait ne pas fournir suffisamment d'espace pour les pastilles et les pistes.
La fiabilité des microvias, le mauvais alignement séquentiel de la stratification, les vides dans le placage de cuivre et le gauchissement sont les principales préoccupations. La consultation DFM avec votre usine de fabrication est essentielle.
Utilisez les couches internes pour les plans d'alimentation principaux et les couches externes pour le routage d'alimentation localisé. Le piquage (via stitching) assure une faible impédance et supporte les exigences de courant élevé.
Oui, les empilements de couches asymétriques peuvent provoquer du gauchissement. La symétrie par rapport au plan médian est recommandée pour la stabilité mécanique et un comportement thermique prévisible.
Simulez l'impédance de trace en utilisant des géométries de microbande/bande contrôlées, et maintenez un couplage étroit aux plans de référence pour une impédance caractéristique constante.
Absolument. Vous pouvez séparer les signaux analogiques et numériques sur les couches internes, avec des plans de masse assurant le blindage, tandis que les couches externes gèrent les sorties et le routage numérique à haute vitesse.
Oui, mais avec des limites. Les vias empilés maximisent la densité mais augmentent le risque de délamination au-delà de 2 à 3 couches. Les vias décalés répartissent les contraintes et améliorent la fiabilité.
Utilisez des outils de simulation de circuits imprimés (CI) pour l'intégrité du signal, l'analyse du réseau de distribution d'alimentation (PDN) et le comportement thermique.
Généralement 4 à 6 mils pour les pistes de répartition (fanout), en fonction des capacités de fabrication. Des pistes plus larges sont recommandées pour l'alimentation, des pistes plus étroites pour l'échappement de signaux à haute densité.
A: La retouche est réalisable sur les couches externes, mais les microvias dans les pastilles peuvent compliquer le soudage.
A : Le Pick-and-place est similaire aux multilayers standard, mais l'évasion du BGA, la densité des microvias et l'empilement des plans peuvent nécessiter des profils de soudure et une inspection précis.
Absolument. Muitons Services de prototypage rapide proposer un procédé 2+N+2 pour valider des conceptions complexes avant de passer à la production HDI à grande échelle.
Sam K travaille sur des systèmes électroniques embarqués, avec un accent particulier sur la conception matérielle, le développement de circuits imprimés (PCB), la programmation de firmware, et l'intégration système. Il soutient également l'optimisation des performances et contribue à transformer les idées de produits électroniques en solutions fiables et concrètes.
