Blog
Guia de Design de PCB 5G para Manufatura Real
A tecnologia 5G está.
Ao contrário das placas de circuito convencionais, as PCBs 5G devem permanecer estáveis sob condições de alta frequência de RF e mmWave. Nessas frequências, a própria PCB se torna parte do caminho do sinal, e pequenas alterações nas propriedades do material, geometria de roteamento, estruturas de via ou design de empilhamento podem levar a perdas de sinal mensuráveis, desvio de impedância, erro de fase ou riscos de confiabilidade.
Neste artigo, explicaremos como essas restrições de projeto afetam o desempenho de PCBs 5G e discutiremos técnicas práticas que podem ser usadas para reduzir a perda de sinal, melhorar o controle de EMI e aumentar a confiabilidade em projetos de PCBs de alta frequência.
Como os Materiais de PCB Afetam a Perda de Sinal 5G
Compreender as características dielétricas dos materiais de PCB é essencial para a seleção de materiais, o planejamento de processos e o controle de desempenho de RF, especialmente acima de 10 GHz. Com o desenvolvimento de sistemas mmWave operando a 28 GHz e 39 GHz, variações na constante dielétrica (Dk) podem produzir deslocamento de fase, alterar impedância e causar imprecisões em sistemas de formação de feixe usados em arquiteturas de arranjo em fase, se o ΔDk exceder 0,05.
Por exemplo, materiais laminados de baixa perda, como o Rogers RO4350B, apresentam um Dk de 3,48 e um Df de 0,0037 a 10 GHz, enquanto o MEGTRON 6 possui um Df de 0,002. Em comparação, os materiais tradicionais de FR-4 geralmente possuem valores de Dk entre 4,2 e 4,5, com Df tipicamente entre 0,020 e 0,035, o que cria perdas excessivas ao longo do caminho de transmissão do sinal de RF.
Além da perda dielétrica, a rugosidade da superfície do condutor torna-se mais dominante em frequências mais altas. Conforme a frequência aumenta, a profundidade de penetração da corrente diminui, tornando a perda relacionada à profundidade de penetração mais significativa. Por exemplo, a profundidade de penetração a 28 GHz para cobre é de 0,39 micrômetros. Portanto, a maior parte da corrente se concentra perto da superfície do condutor. Como resultado, uma superfície de cobre rugosa produz maior resistência efetiva e maior perda de inserção do que uma superfície de cobre lisa. Esse aumento na resistência e na perda de inserção é geralmente estimado aplicando fatores de correção de Huray ou Hammerstad como parte do processo de simulação eletromagnética.
Para obter propriedades dielétricas com precisão, os projetistas podem realizar medições de varredura de frequência utilizando ressonadores dielétricos tipo "split-post", medições de perda de inserção baseadas em VNA e correlação de parâmetros S entre simulação CAD e medição física. Esses resultados podem então ser comparados com programas de modelagem de campos eletromagnéticos 3D, incluindo HFSS e CST Microwave Studio.
Controle de Impedância em Linhas de Transmissão de PCB 5G
No projeto de linhas de transmissão em placas de circuito impresso (PCB) para 5G, os desvios em relação à impedância alvo não devem exceder 5%, a fim de se obter uma modelagem eletromagnética precisa. Desvios superiores a ±5% aumentarão significativamente a perda de retorno e o jitter determinístico em interfaces de alta velocidade que operam acima de 25 Gbps.
A fabricação de uma microstrip de 50 Ω em um laminado FR-4 com εr de 3,48 e espessura dielétrica de 0,1 mm pode resultar em larguras de trilha variando entre 180 µm e 210 µm. Essa variação na largura da trilha é devido à espessura do cobre e à compensação de gravação. O aumento do perfil do condutor e a variação dielétrica podem afetar a impedância efetiva em frequências superiores a 10 GHz. Portanto, extrações de solver de campo 2D sozinhas podem não fornecer precisão suficiente para roteamento em frequências mmWave.
A melhor prática para rotear pares diferenciais em canais de 100 ohms é manter um desvio de fase superior a 1,5 ps para minimizar a conversão de modo e o fechamento do olho (eye closure). Isto é especialmente importante devido ao efeito do entrelaçamento do vidro nos materiais de PCB.
Em geral, canais de RF operando a 28 GHz são roteados utilizando estruturas de guia de onda coplanares aterrados em vez de rotas de microstrip tradicionais. Isso geralmente é feito porque guias de onda coplanares aterrados proporcionam um maior nível de confinamento de campo e menor perda por radiação.
Via Stub Resonance em Placas de Circuito Impresso (PCIs) de Alta Frequência para 5G
Ao projetar PCBs de alta frequência para 5G, as descontinuidades de via introduzem indutância parasita de 0,6 a 1,2 nH para cada mm de comprimento do barril da via. Isso pode impactar os parâmetros S da PCB em frequências acima de 10 GHz. Em uma via tradicional através do furo, o barril da via não utilizado pode se comportar como um stub de um quarto de onda quando seu comprimento elétrico atinge 1/4 da frequência de operação.
Portanto, a 28 GHz, o comprimento elétrico de um stub de 1/4 de comprimento corresponde a 2,7 mm do dielétrico efetivo equivalente de FR-4. Esse comportamento pode criar um mergulho acentuado na impedância em S11 e causar degradação na perda de inserção em S21.
O uso de furos oblíquos reduzirá a quantidade de comprimento de barril de via vertical não utilizado para < 0.2 λ, minimizando assim o comprimento do stub e seus efeitos ressonantes associados.
O desempenho de alta frequência da perda de retorno também pode ser aprimorado pela redução da capacitância parasita através de um projeto adequado de anti-pads. Aumentar o diâmetro do anti-pad para 1,5 vezes o tamanho do furo, em conjunto com um planejamento adequado do campo de vias e a inclusão de cercas de vias com espaçamento de λ/20, ajuda a manter a continuidade da corrente de retorno e a suprimir a ressonância de cavidade nos planos de referência.
Regras de Layout para mmWave em Projeto de PCB 5G
Em frequências mmWave, os layouts de PCB começam a transitar de suposições de circuito concentrado para comportamento eletromagnético distribuído. Como resultado, alterações na ordem de 0,1 mm podem causar erros de fase significativos. Por exemplo, a 28 GHz, usando um material de PCB com ε_eff ≈ 3, o comprimento de onda medido ao longo das trilhas de cobre é de aproximadamente 6 mm, resultando em alta sensibilidade às tolerâncias de comprimento das interconexões. Uma mudança no comprimento da trilha de 0,1 mm resultará em um desvio de fase de 6 a 7 graus, causando erros na precisão dos sistemas de arranjo em fase para controlar a direção do feixe.
As guias de onda coplanares controladas são o meio de transmissão preferido devido ao controle superior do campo elétrico. No entanto, deve-se tomar cuidado para manter a simetria da linha central do plano de terra e o equilíbrio de cobre de ±5 µm entre os pontos de referência para evitar assimetria do campo modal e vazamento de radiação não intencional.
Geometrias cônicas otimizadas são necessárias para diminuir a perda de retorno em pontos de transição entre pads de CI de RF e linhas de transmissão. Em muitos casos, transições de impedância de 3 a 5 estágios são utilizadas para prover "launches" de RF mais suaves.
Redes de alimentação de antenas operando em 39 GHz e 77 GHz requerem canais de RF com alto isolamento. Quando a distância entre dois canais adjacentes é ≤ λ/20, como 0,4 mm a 39 GHz, pode ocorrer acoplamento mútuo mensurável, com um nível de isolamento superior a -20 dB. Vias de costura de terra posicionadas na superfície, espaçadas em λ/10 ou menos, podem ajudar a suprimir a propagação de ondas de superfície e, ao mesmo tempo, estabilizar os caminhos de corrente de retorno.
As irregularidades na superfície do cobre podem causar perdas adicionais da ordem de 15% a 25%. Portanto, superfícies de cobre muito lisas e folhas laminadas são frequentemente escolhidas para minimizar ainda mais as perdas de transmissão em projetos de PCBs para 5G de ondas milimétricas.
Estabilidade de PDN para Circuitos RF e FPGA 5G
Os sistemas FPGA e os transceptores de RF 5G podem sofrer transientes rápidos de tensão e corrente. Para manter a ondulação de tensão abaixo de 3% durante eventos transitórios instantâneos com escalas de tempo inferiores a um nanossegundo, a placa de circuito impresso (PCB) deve utilizar uma rede de distribuição de energia (PDN) de baixa impedância, capaz de manter um fornecimento estável de energia em toda a faixa de frequência operacional.
Para determinar a impedância alvo da PDN, utilize a fórmula:
Z = ∆V / ∆I
Por exemplo, se a tensão nominal de alimentação do FPGA for de 0,9 V, a ondulação de tensão permitida for de 27 mV e o nível de corrente transiente for de 12 A, a impedância alvo da PDN deverá ser menor ou igual a 2,25 mΩ. Esse nível de impedância da PDN pode ser alcançado utilizando múltiplas redes de capacitores paralelas, arranjadas de forma que as frequências de auto-ressonância de cada rede não coincidam com a frequência de operação do FPGA e abranjam uma largura de banda de kilohertz a centenas de megahertz.
Os capacitores de amortecimento para este tipo de circuito devem ser selecionados com valores de resistência série equivalente (ESR) controlados entre 20 e 80 mΩ. Para reduzir ainda mais a indutância de retorno da corrente, a distância entre o plano de alimentação inferior e o plano de terra superior deve ser mantida entre 50 e 75 µm.
Riscos de EMI em Layouts de Placas de Circuito Impresso 5G Densas
Para PCBs densas projetadas para aplicações 5G operando acima de 10 GHz, o acoplamento eletromagnético pode ocorrer entre linhas de transmissão acopladas por borda devido a campos elétricos de borda, caminhos de retorno descontinuos e geração de corrente de modo comum. Quando a separação da linha central entre linhas de transmissão (TMLs) adjacentes é menor ou igual a três vezes a altura dielétrica (3H), o acoplamento torna-se mais difícil de controlar.
Se duas TMLs acopladas por borda forem fabricadas com espaçamento da linha central menor ou igual a 3H, o crosstalk na extremidade próxima entre as duas TMLs pode exceder -25 dB a 28 GHz. Isso pode afetar a integridade do sinal, aumentar o risco de radiação e reduzir a margem de ruído dos canais 5G de alta frequência.
A eficácia do invólucro em que os componentes estão localizados depende de quão bem ele é aterrado. A 39 GHz, uma referência de aterramento de 1 nH pode criar uma impedância reativa de 245 Ω, o que reduz significativamente o desempenho geral e a eficácia da blindagem, criando um caminho de alta impedância.
Portanto, é importante garantir que múltiplos aterramentos de chassi de baixa indutância sejam utilizados para conter a EMI de entrada e saída. Terminação de terra de chassi controlada, costura de via perimetral e planejamento adequado do caminho de retorno podem ajudar a melhorar a contenção de EMI e o desempenho de blindagem em montagens de PCB 5G densas.
Confiabilidade Térmica em Placas de Circuito Impresso Multicamadas 5G
As placas de circuito impresso multicamadas de alta densidade para 5G experimentam tensões termomecânicas significativas. Essas tensões surgem da elevada densidade de potência de radiofrequência (RF), múltiplos ciclos de laminação e diferenças no coeficiente de expansão térmica (CTE) entre sistemas de cobre, resina e laminados preenchidos com cerâmica. O CTE fabricado no eixo z do material FR-4 excede 60 partes por milhão por grau Celsius (ppm/°C) quando medido acima da temperatura de transição vítrea (Tg), enquanto a expansão do cobre é de apenas cerca de 17 ppm/°C. Isso contribui significativamente para a concentração de tensões cíclicas em torno dos barris de vias metalizadas e das interfaces de microvias.
A rugosidade da superfície do cobre também pode aumentar a tensão térmica localizada, uma vez que perfis rugosos dos condutores podem causar uma adesão não uniforme da resina. Em cada ciclo de potência de RF, as temperaturas em pontos críticos localizados nas seções do amplificador de potência de nitreto de gálio (GaN) podem ultrapassar 125 °C, contribuindo para um aumento na taxa de fadiga interfacial e na fadiga das juntas de solda de grão grosso. Os testes de confiabilidade da norma IPC-9701 indicam que a vida útil à fadiga das juntas de solda diminui de acordo com uma função exponencial quando a quantidade de deformação cíclica excede 0,3%.
Estruturas de alta densidade de interconexão (HDI) laminadas sequencialmente são mais suscetíveis a falhas devido à fratura de microvias empilhadas causada pela recessão da resina e afinamento das tampas de cobre. Microvias perfuradas a laser com uma relação de aspecto superior a 0,8:1 podem apresentar uma probabilidade notavelmente maior de iniciação de trincas após ciclos térmicos entre -40°C e +125°C.
A Análise de Elementos Finitos (FEA) pode ser utilizada para prever a densidade de energia de deformação, por meio da deflexão do cilindro, e a fluência das juntas de solda sob condições específicas de ciclos térmicos da JEDEC. A otimização da confiabilidade pode incluir arquiteturas de microvias escalonadas, laminados com baixo CTE (menor que 45 ppm/°C) e distribuição equilibrada de cobre para minimizar a deformação a menos de 0,75% em grandes conjuntos de backplane 5G.
Tolerância de Empilhamento e Validação de Simulação para Placas de Circuito Impresso (PCIs) 5G
O projeto de empilhamento de PCB 5G não se trata apenas de organizar camadas de sinal, alimentação e terra. Ele também é usado para garantir a uniformidade da impedância controlada, a continuidade do plano de referência e a compensação para as tolerâncias de fabricação da placa de circuito impresso. Por exemplo, uma linha de transmissão de 50 Ω com εr = 3,45 construída com um núcleo dielétrico de 0,18 mm apresentará uma variação de impedância de ±2,5–3,5 Ω com uma altura dielétrica de ±10 µm e, portanto, afetará a perda de retorno (-10 dB) em frequências operacionais de múltiplos GHz.
A deformação pode ser reduzida por meio da simetria da pilha de camadas. Um desequilíbrio na distribuição do cobre entre as camadas superior e inferior superior a 10% resultará em 0,75 mm de curvatura ou torção em painéis de 100 mm após a laminação.
O processo de laminação sequencial introduz variação no fluxo de resina, o que pode resultar em um deslocamento lateral de 0,20 a 0,50 mm e requer compensação com escalonamento da ferramenta fotográfica e ajuste do fator de gravação.
O congestionamento atual criará uma resistência efetiva mais alta em alta frequência, principalmente devido à rugosidade do perfil do condutor onde Rz > 2,0 µm. Portanto,.
Para fabricar com sucesso uma PCB 5G confiável, regras de design de variabilidade eletromagnética, mecânica e de processo devem ser integradas simultaneamente.
O processo de validação final só é concluído quando os parâmetros S simulados e os resultados medidos da placa fabricada se enquadram na banda de tolerância definida.
Considerações Finais
O design de PCBs 5G é onde a teoria de engenharia encontra a realidade da fabricação. Mesmo um circuito de RF ou mmWave bem projetado pode enfrentar riscos de desempenho se o material da PCB, o empilhamento, o controle de impedância e o processo de produção não estiverem alinhados desde o início.
PCBCool Damos suporte a projetos de PCB 5G com revisão de engenharia e experiência em fabricação. Ajudamos os clientes a identificar riscos de design e produção precocemente, transformando requisitos complexos de PCB de alta frequência em placas confiáveis, prontas para montagem e uso no mundo real.
Para empresas que desenvolvem equipamentos de comunicação 5G, módulos de RF, sistemas de antena ou outros produtos eletrônicos de alta frequência, podemos oferecer suporte prático desde a discussão do projeto até a fabricação e montagem de PCBs.
Perguntas Frequentes (FAQ)
A: Nem sempre. Depende do fabricante, do projeto específico e dos requisitos do cliente. Para projetos com demandas de maior confiabilidade, como eletrônicos médicos e automotivos, a inspeção óptica automatizada (AOI) é tipicamente realizada em todas as placas.
Sim. Para projetos com requisitos especiais de qualidade, a PCBCool pode seguir prioridades de inspeção definidas pelo cliente, critérios de aceitação, faixas de tolerância ou requisitos específicos de controle de defeitos.
Abraash Vnest atua em projetos eletrônicos ligados à área de defesa, com foco no desenvolvimento de esquemas, diagnóstico de falhas em circuitos, testes e documentação técnica. Ele também desenvolve firmware em STM32 e implementa protocolos de comunicação industrial, como CAN.
