Blog
Leiterbahnlängenabgleich für Hochgeschwindigkeits-Design
Wenn Sie sich jemals gefragt haben, warum einige Leiterbahnen auf Leiterplatten gezeichnet sind in Serpentin oder akkordeonartig Muster, dieser Artikel ist für Sie.
In einer idealen Welt würden elektrische Signale augenblicklich vom Sender zum Empfänger gelangen. In Wirklichkeit bewegt sich nichts schneller als Lichtgeschwindigkeit – und auf einer Leiterplatte (PCB) bewegen sich Signale aufgrund der beteiligten Materialien erheblich langsamer. Leiterbahnspuren auf einer Leiterplatte verhalten sich wie Übertragungsleitungen, wo sich elektromagnetische Wellen mit einer endlichen Geschwindigkeit ausbreiten, die durch die dielektrische Umgebung bestimmt wird.
Diese endliche Geschwindigkeit führt Ausbreungsverzögerungdie Zeit, die ein Signal (der steigende oder fallende Übergang) benötigt, um von einem Ende einer Leiterbahn zum anderen zu gelangen.
Propagationsverzögerung in realen Leiterplatten:
Auf Standard FR-4 Material—dem gebräuchlichsten Leiterplattenmaterial, mit einer Dielektrizitätskonstante von ungefähr 4.0–4.5—Die Signalausbreitungsverzögerung ist gut verstanden:
Die typische Ausbreitungsverzögerung reicht von 140 bis 180 Pikosekunden pro Zoll (ps/in), abhängig von der Leiterbahngeometrie und dem Stackup.
- Mikrostreifenleitungen (äußere Schichten) liegen üblicherweise bei etwa 140–150 ps/in.
- Stripline-Leiterbahnen (innere Schichten) sind langsamer, typischerweise 160–180 ps/in.
In praktischer Hinsicht entspricht dies einer Signalgeschwindigkeit von etwa 6 Zoll pro Nanosekunde, oder etwa die halbe Lichtgeschwindigkeit im Vakuum beträgt.
Wann ist ein Längenabgleich erforderlich?
Nicht alle Signale erfordern Längenanpassung. Sie sollte angewendet werden nur wo Timing-Laufzeitunterschiede zu Funktionsfehlern führen können. In der Praxis bedeutet dies, dass man sich auf Hochgeschwindigkeitsschnittstellen wo mehrere Signale innerhalb eines engen Zeitfensters ankommen müssen – oft in der Größenordnung von Pikosekunden. Für alle anderen Signale, bei Beibehaltung von Spuren kurz, direkt und sauber ist in der Regel die bessere Designwahl.
DDR3 (Paralleler Speicherbus)
DDR3 ist ein klassisches Beispiel, bei dem Bus-Längenanpassung ist obligatorisch. Adress-, Befehls-, Daten- und Taktsignale müssen strenge Einrichtungs- und Haltebedingungen am Speichergerät erfüllen. Übermäßiger Jitter zwischen zusammenhängenden Signalen kann zu Datenkorruption oder sporadischen Ausfällen führen.
LVDS-basierte Schnittstellen (Intra-Pair-Matching)
LVDS-Signale sind Hochgeschwindigkeits-Differenzserielle Verbindungen, und die primäre Anforderung ist Intra-Paar-Längenabstimmung um die Fehlausrichtung zwischen den positiven und negativen Signalwegen zu minimieren. Bei Verwendung mehrerer paralleler LVDS-Leitungen (wie in einigen Display- oder Kamera-Schnittstellen) wird die Aufrechterhaltung Spur-zu-Spur-Symmetrie ist ebenfalls wichtig.
USB-Differenzpaare (USB 3.x / USB4)
Für USB SuperSpeed-Schnittstellen:
- TX- und RX-Differenzialpaare müssen innerhalb jedes Paares eng angeglichen sein, typischerweise innerhalb von 10–20 mils.
- Es gibt im Allgemeinen keine strikte Anforderung an die Paarabstimmung, jedoch sollte eine übermäßige Ungleichheit vermieden werden.
- USB4 arbeitet mit sehr hohen Datenraten und hat daher ein deutlich engeres Zeitbudget, was eine sorgfältige Kontrolle von Länge und Impedanz erfordert.
PCIe / SATA / HDMI (Intra-Pair-Abgleich)
Diese Hochgeschwindigkeits-Schnittstellen benötigen hauptsächlich Intra-Paar-Längenabstimmung um die Signalintegrität zu erhalten. Der Lane-zu-Lane-Abgleich wird typischerweise auf Protokollebene gehandhabt und ist weitaus weniger kritisch als der Abgleich der positiven und negativen Leiterbahnen innerhalb jedes Differenzialpaares.
Kamera-Schnittstellen (MIPI CSI / DSI)
MIPI D-PHY-Schnittstellen legen strenge Grenzwerte für den Skew fest:
- Das Intra-Paar-Matching muss typischerweise innerhalb von ca. 20 mils liegen, abhängig vom SoC (z.B. NXP i.MX8).
- Die Takt-zu-Daten- und Inter-Lane-Skew-Toleranz liegt üblicherweise zwischen 100 und 500 ps, abhängig von der Anzahl der Lanes und dem Betriebsmodus.
- Mehrspurige Konfigurationen (2 oder 4 Spuren) ähneln zunehmend einem Bus-Matching, ähnlich wie DDR-Layouts.
Längenanpassung vs. Verzögerungsanpassung
Längenabgleich bezieht sich auf die Sicherstellung, dass alle Leiterbahnen innerhalb einer zusammengehörigen Gruppe – wie z. B. einem DDR-Datenbus oder einem differentiellen Paar – die gleiche physikalische Länge, typischerweise gemessen in Mils oder Millimetern. Dies wird üblicherweise durch Hinzufügen erreicht Tuning-Muster (serpentinenförmige, Akkordeon- oder Posaunenführung) zu kürzeren Leiterbahnen, bis sie mit der längsten übereinstimmen.
Zeitliche Abstimmung, während sich auf die Gewährleistung konzentriert, dass Signale die gleiche Ausbreungsverzögerung, gemessen in Pikosekunden, unabhängig von ihrer physikalischen Länge. In der Praxis wird die Signallaufzeit bestimmt durch:
Physische Länge × Ausbreitungsverzögerung pro Längeneinheit
In vielen Leiterplattendesigns, Längen—nur unter bestimmten Bedingungen.
Längenanpassung und Verzögerungsanpassung sind im Wesentlichen gleichwertig, wenn:
- Alle Leiterbahnen sind auf demselben Layertyp (Mikrostrip vs. Stripline) geroutet.
- Leiterbahnbreite und Leiterbahnabstand sind konstant.
- Es ist eine massive, durchgehende Referenzebene vorhanden (keine Spalten oder Hohlräume).
- Das Stack-up ist über den gesamten Routing-Pfad einheitlich.
Wenn diese Bedingungen nicht erfüllt sind, können zwei Spuren mit derselben physikalischen Länge dennoch Folgendes erfahren signifikant unterschiedliche Verzögerungen, was die Anpassung der Verzögerung zu einem genaueren Designziel macht – insbesondere bei sehr hohen Datenraten.
Abgleich der Differenzpaarlänge
Differenzielle Signalübertragung—in Schnittstellen wie USB, PCIe, HDMI, LVDS, MIPI und Ethernet—bietet eine exzellente Störfestigkeit und unterstützt sehr hohe Datenraten. Diese Vorteile kommen jedoch nur zum Tragen, wenn die beiden Leiterbahnen innerhalb jedes DifferenzpaaresP und N) sind gut ausbalanciert.
Es gibt zwei verschiedene Arten von Längenanpassung, die bei der differentiellen Leitungsführung erforderlich sind:
- Intra-Paar-Abgleich Angleichung der Längen innerhalb eines einzelnen Differenzialpaares (P gegenüber N).
- Inter-Paar-Abgleich Abstimmen von Längen zwischen mehreren Differenzpaaren in einer Multi-Lane-Schnittstelle.
Differenzielle Empfänger arbeiten durch Subtraktion der beiden Eingangssignale.
VUnterschied = VP – VN
Wenn die beiden Spuren gleich lang, die P- und N-Signale treffen gleichzeitig am Empfänger ein. Dies führt zu maximale Gleichtaktunterdrückung und eine saubere differentielle Wellenform.
Wenn ein Trace länger ist als der andere, Intra-Paar-Skew wird eingeführt. In diesem Fall trifft eine Polarität später als die andere ein, was dazu führt, dass ein Teil des Differenzsignals in Gleichtaktstörungen. Die Folgen können Folgendes umfassen:
- Reduzierte Rauschreserve
- Erhöhtes Jitter
- Augenbildschließung
- Höhere EMV-Emissionen
- Erhöhte Bitfehlerrate
Für Hochgeschwindigkeits-Differenzschnittstellen, Eine präzise Anpassung der Innenlänge der Paare ist daher entscheidend für die Signalintegrität..
Serpentinen- / Mäander-Routing
Serpentinen- und Mäanderrouting sind gängige Techniken, um die Leiterbahnlänge für das Längenabgleichen hinzuzufügen. Obwohl die beiden Begriffe oft synonym verwendet werden, gibt es mehrere verschiedene Routing-Stile – jeder mit unterschiedlichen Kompromissen bei der Signalintegrität.
Gängige Arten des Meander-Routings:
Klassische Serpentine
Dieser Stil verwendet enge, sich wiederholende U-förmige oder halbkreisförmige Bögen senkrecht zur Hauptleiterrichtung platziert – oft als “schlangenlinienförmiges” Muster beschrieben. Obwohl weit verbreitet, kann ein zu geringer Abstand zwischen den Segmenten die Selbsteinkopplung und Nebensprechen, was potenziell die Wirksamkeit der Längenabstimmung reduziert.
Posaune / Akkordeon / Serpentinen
Dieser Ansatz beruht auf längere Wendemanöver parallel zur Hauptleiterbahnrichtung, ähnlich dem Ausfahren eines Posaunenzuges. Dies wird in dichten Layouts oft bevorzugt, da es eine bessere Distanzierung zwischen den Abschnitten ermöglicht, was zu geringere Kopplung und vorhersehbareres Impedanzverhalten.
Steilhang- oder schräg verlaufende Mäander
Diese Muster verwenden abgewinkelte (typischerweise 45-Grad-)Biegungen anstatt scharfer Kurven. Obwohl nicht zwingend erforderlich, kann ein gewinkeltes Routing dazu beitragen glatte impedanzübergänge und wird manchmal gewählt, um abrupte geometrische Änderungen entlang der Spur zu reduzieren.
Wo ist die Längenabstimmung hinzuzufügen
Eine allgemein anerkannte Faustregel zur Platzierung der Längenabstimmung—wie z. B. Serpentinen, Posaunen oder Akkordeonmustern—dient dazu, die zusätzliche Länge hinzuzufügen so nah wie möglich an der Quelle der Nichtübereinstimmung (Schieflage). In den meisten Fällen bedeutet dies, die Stimmung zu in der Nähe des Fahrers oder Senders, anstatt am Empfänger.
Die Begründung ist einfach: Längenabweichungen entstehen oft bei Lüfterbereich der Treiberstifte, wo Geometrie-Randbedingungen dazu zwingen, dass sich Leiterbahnen ungleichmäßig aufteilen. Die Korrektur der fehlerhaften Übereinstimmung möglichst nahe an ihrer Quelle minimiert die Anreicherung von zusätzlichem Skew und hält den restlichen Leitungszug so gleichmäßig wie möglich.
Ein klassisches Beispiel ist ein Differenzpaar dass sich während des Fanouts von den Senderpins asynchron verhält. Eine Längenabstimmung unmittelbar nach dem Fanout stellt die Symmetrie frühzeitig wieder her und erhält die Signalintegrität auf dem Rest der Leitung.
Auswirkungen von Vias auf die Längenanpassung
Vias sind nicht einfach nur Löcher in einer Leiterplatte – sie führen parasitäre Induktivität und Kapazität die die Signalfortpflanzung verändern können. In Hochgeschwindigkeitsdesigns können diese Parasiten zu Timing-Skew, Impedanzdiskontinuitäten und Signalintegritätsverschlechterung, deren Zusammenwirken die effektive Längenanpassung untergräbt.
Via-in-Pad
Das Platzieren von Vias direkt in Bauteilanschlüssen (Via-in-Pad) kann zu zusätzliche Induktivität und Kapazität, was die lokale Impedanz beeinflusst. Wenn Vias auf ungenutzten Lagen verbleiben, erhöht das zusätzliche Kupfer Parasitäre Kapazität, was zu einer Impedanzabfall.
Via Staggering
Wenn mehrere Vias erforderlich sind, sollten sie gestaffelt statt ausgerichtet vertikal oder horizontal angeordnet. Ausgerichtete Vias können die aktuellen Pfad zurückgeben, was Ströme zwingt, über Antipads und Referenzebenen-Voids auszuweichen. Dies erhöht die Schleifeninduktivität und kann unerwarteten Skew und Rauschen einführen.
Über Stubs
Via-Stubs sind eine häufige Quelle für Signalverschlechterung in Hochgeschwindigkeitsdesigns. Unbenutzte Abschnitte eines Via fungieren als Resonanzstümpfe, Dies verursacht Reflexionen und begrenzt die effektive Bandbreite des Signals. Um dies zu mildern:
- Minimieren Sie unnötige Schichtübergänge
- Halten Sie die Stummelabmessungen so kurz wie möglich.
- Nutzen Sie Rückbohrungen, wenn Durchkontaktierungen nicht vermieden werden können
Referenzebenenkonsistenz
Bei der Konstruktion von Hochgeschwindigkeitsplatinen, Differentialpaare stark auf etwas angewiesen sein konsistente Referenzebene—typischerweise eine solide Grundebene—zur Aufrechterhaltung einer kontrollierten Impedanz, einer engen Kopplung, geringer Rauschkopplung und der allgemeinen Signalintegrität. Die Bezugsebene definiert die elektromagnetische Feldstruktur des Paares und stellt eine Niederimpedanter Rückweg für verbleibende Gleichtaktströme.
Wenn ein Differenzialpaar über eine kontinuierliche, ununterbrochene Bezugsebene, seine Impedanz bleibt stabil und vorhersagbar. Im Gegensatz dazu zwingt das Routing über eine geteilte oder diskontinuierliche Ebene Rückströme, Umwege um Ebenenspalten zu machen, was die Schleifeninduktivität erhöht und einführt Impedanzsprünge, Übersprechen und zusätzliche Störungen.
Längenübungstoleranzen (Zahlen sind wichtig)
Bei der Konstruktion von Hochgeschwindigkeitsplatinen, Längenübereinstimmungstoleranzen Präzisieren Sie, wie genau Leitungslängen ausgeglichen werden müssen, um Folgendes zu vermeiden Zeitversatz– die Differenz der Signallaufzeiten, die zu Bitfehlern, reduzierten Augenöffnungen oder sogar zu einem Verbindungsabbruch führen kann. Diese Toleranzen werden typischerweise durch die Schnittstellenspezifikation oder Designrichtlinien (z.B. JEDEC für DDR oder PCI-SIG für PCIe) definiert.
In den meisten PCB-Layout-Tools können Längenanpassungsbeschränkungen in den Regeln für Differenzialpaare oder das Routing festgelegt werden. Dies ermöglicht es der Software, das Routing kontinuierlich zu überwachen und den Designer zu alarmieren, wenn die Längentoleranz überschritten wird.
Zum Beispiel bietet EasyEDA Einstellungen für differentielle Leiterpaare an, bei denen Sie festlegen können maximale Schiefe und weitere passende Einschränkungen.
Bei der Leitungsführung können diese Beschränkungen verwendet werden, um zu prüfen, ob die aktuellen Leitungslängen den erforderlichen Toleranzen entsprechen und um gegebenenfalls Korrekturmaßnahmen einzuleiten.
Längenanpassung vs. EMV & Signalintegrität
Längenanpassung ist ein kritisches Werkzeug, aber es ist nicht die einzige Anforderung für zuverlässiges Hochgeschwindigkeitsdesign. Das Ziel ist es, Längen anpassen, wo nötig, Routing beibehalten sauber und symmetrisch, Respekt Vias und Referenzebenen, und behandle stets Signalintegrität und EMI als gleichwertige Randbedingungen.
Wenn diese Prinzipien befolgt werden, ist es wahrscheinlicher, dass Hochgeschwindigkeitsplatinen Timing-Anforderungen erfüllen, gesunde Augendiagramme aufrechterhalten und EMV-Tests ohne Überraschungen bestehen.
Abschließende Gedanken
Längenanpassung ist eine kritische Technik im High-Speed-Leiterplattendesign zur Angleichung von Signalausbreitungsverzögerungen und zur Vermeidung von Timing-Skew, der zu Datenfehlern in Schnittstellen wie DDR5, PCIe und High-Speed-SerDes führen kann. Durch den Einsatz kontrollierter serpentinenartiger oder Posaunen-Mäander können Designer natürliche Längenunterschiede kompensieren, die durch Pin-Escapes, Vias oder Routing-Einschränkungen entstehen.
Erfolg hängt davon ab, diese Abstimmschemata nahe an der Quelle der Schräglauf (Skew) zu platzieren, konsistente Referenzebenen beizubehalten und Via-Asymmetrien zu minimieren, um die Signalintegrität zu wahren. Die Toleranzen sind extrem eng und variieren je nach Schnittstelle. Moderne Standards können eine Intrapaar-Abstimmung (Intra-pair matching) im Bereich von ±2–5 Millizoll erfordern, daher ist die Einhaltung der Protokollspezifikationen unerlässlich.
Schlecht implementierte Abgleichmaßnahmen können elektromagnetische Störungen (EMI), Übersprechen und Impedanzsprünge erhöhen. Aus diesem Grund sind große Abstände, sanfte Bögen und minimale Längenzugaben wichtig. Letztendlich sorgt ein effektiver Längenabgleich für ein Gleichgewicht zwischen präziser Zeitsteuerung und robuster Signalintegrität und EMV-Leistung, was ihn zu einem Eckpfeiler zuverlässiger digitaler Hochgeschwindigkeitssysteme macht.
Wenn Sie Hilfe beim Umwandeln Ihres Designs in eine herstellbare Leiterplatte benötigen, PCBCool bietet Hochgeschwindigkeits-Leiterplatten (PCB) Fertigungs- und Bestückungsdienstleistungen mit Erfahrung in DDR, PCIe, USB, HDMI und anderen Hochgeschwindigkeitsschnittstellen. Unser Ingenieurteam kann Längenanpassung, Impedanzkontrolle und Signalintegritätsprüfungen unterstützen, um sicherzustellen, dass Ihre Leiterplatte die Leistungs- und Compliance-Anforderungen erfüllt.
Häufig gestellte Fragen (FAQ)
Wenn die Schieflage die Taktung oder die Bitfehlerrate beeinflusst, benötigen Sie sie.
A: Simulation hilft, ersetzt jedoch nicht die Längenanpassung. Simulation verifiziert die Leistung; Längenanpassung ist eine physikalische Einschränkung zur Einhaltung von Timing-Budgets.
Verwenden Sie Zeitbereichsmessungen wie TDR (Time Domain Reflectometry) oder Oszilloskop-Augendiagramme.
Beides ist wichtig. Die Impedanzkontrolle gewährleistet die Signalintegrität; die Längenanpassung sorgt für die zeitliche Synchronisation.
A: Übermäßige Verwendung von Serpentinenmustern ohne Berücksichtigung von Kopplung, Diskontinuitäten der Referenzebene oder Vias.
Vias fügen Induktivität und Kapazität hinzu und können eine Fehlausrichtung verursachen, wenn eine Seite mehr Vias als die andere verwendet.
A: Back-Drilling wird empfohlen, wenn Durchkontaktierungen lange Stubs auf Hochgeschwindigkeitsleitungen (insbesondere > 5–10 mm) erzeugen.
Es gibt keine einzelne Zahl. Im Allgemeinen sollten Mäanderabstände weit gehalten und enge Kurven vermieden werden.
A: Nur wenn mehrere Signale einen zeitkritischen Bus bilden (z. B. parallele Daten).
Ja. Die serpentinenförmige Verlegung erhöht die Leiterbahndichte und kann die Impedanzkontrolle erschweren. Dies kann die Kosten erhöhen und die Ausbeute verringern.
Ja, einige Mehrkanalprotokolle (wie bestimmte LVDS-Videos oder Mehrkanal-SerDes) erfordern eine Steuerung des Spurbildunterschieds (Lane-to-Lane Skew).
A: Optionen umfassen das Hinzufügen von Lagen, die Änderung der Fan-out-Strategie, die Anpassung der Komponentenplatzierung, die Verwendung längerer Leiterbahnen mit kontrollierten Mäandern oder die Überprüfung der Interface-Timing-Anforderungen.
Sam K arbeitet an eingebetteten elektronischen Systemen mit Schwerpunkt auf Hardware-Design, PCB-Entwicklung, Firmware-Programmierung und Systemintegration. Er unterstützt auch die Leistungsoptimierung und hilft bei der Umsetzung von Ideen für elektronische Produkte in zuverlässige, praxistaugliche Lösungen.
