Blog
5 häufigste Leiterplattenfehler und deren Vermeidung
Prototypen auf Arduino-Basis werden weithin gelobt für ihre Benutzerfreundlichkeit und schnelle Entwicklung, aber beim Umzug nach kundenspezifische Leiterplattenmontage, selbst subtile Herstellungsfehler können zu schwer zu diagnostizierende Feldausfälle. In unserem PCB-Fehleranalyselabor haben wir festgestellt, dass über 65% – “rätselhafte” Ausfälle in Arduino-basierten Boards sind nicht durch Code oder Komponenten verursacht, sondern durch layoutbedingte Fertigungsschwachstellen (IPC-Fehlermodusumfrage, 2024). In diesem Artikel untersuchen wir die die fünf häufigsten Fehlerarten auf Leiterplattenschaltkreisebene und umsetzbare Strategien bereitzustellen verhindern Sie diese vor der Fertigung.
Defekt 1: Tombstoning bei 0402 Entkopplungskondensatoren
Symptom Intermittierende MCU-Neustarts; das Gerät nimmt den normalen Betrieb anschließend wieder auf lokalisiertes Reflow.
Mechanismus Während des Reflow-Prozesses, asymmetrische thermische Belastung einen kleinen Kondensator an einem Ende verursachen schmelzen vor den anderen, davon ausgehend Oberflächenspannung um die tombförmige Komponente anzuhebenIPC-A-610H, Abschnitt 8.3.10, 2024Das Phänomen tritt insbesondere bei 0402 Entkopplungskondensatoren nahe MCUs (z.B. 100 nF an AVCC), wobei Ein Pad ist mit einem großen Kupferlayout verbunden. und die andere ist an eine kleinere Spur angeschlossen.
Praxisbeispiel: Ein Bodenfeuchtesensor eines Kunden auf ATmega328P-Basis erlebte 41% – sporadische Ausfälle. Die Röntgeninspektion ergab, dass 281 Stück 0402-Entkopplungskondensatoren vom Typ 28% wurden im Tombstone-Layout bestückt (Abb. 1). Die Grundursache: Pad 1 war direkt mit einem 50 mm² großen Masse-Pour verbunden., während Pad 2, das mit einem isolierte Spur, was ein thermisches Ungleichgewicht erzeugt.
Präventionsstrategien
- Verwenden Sie symmetrische NSMD-Pads (z.B. 0,6 × 0,7 mm für 0402-Komponenten).
- Wenden Sie thermische Entlastung nur auf ein Pad an (einzelner 0,2-mm-Speichen), um die Wärmeableitung auszugleichen.
- Beibehalten des Verhältnisses der Kupferfläche zur Padfläche ≤ 2:1 zur Reduzierung asymmetrischer Erwärmung.
- Geben Sie Lotpaste Typ 3 an – kleinere Partikelgrößen verbessern die Benetzungsuniformität.
Grabstein 0402 Kondensator, zeigt klassische Abhebung mit Lötkehle auf nur einem Ende
Defekt 2: Via-in-Pad-Hohlräume unter QFN-Wärmepads
Symptom Überhitzung unter Last; Die Geräte lösen nach 10–15 Minuten Betrieb eine thermische Abschaltung aus.
Mechanismus Vias gelegen direkt unter den QFN-Thermalpads (z. B. ESP32-WROOM, AMS1117) kann Fluss und Feuchtigkeit abfangen während der Montage. Während des Reflows bildet Dampfexpansion Hohlräume, die reduzieren können Wärmeleitfähigkeit um bis zu 40% (IPC-7095D, Abschnitt 5.4.2, 2025). Ungelochte Vias weisen häufig auf >30% Leerbereich, wesentlich die Wärmeübertragung vom Die auf die PCB behindernd.
Daten Querschnittsanalyse von 120 ESP32-Boards ergab:
- Leere Vias Durchschnittliche Lücke = 37%
- Gefüllte und verkappte Vias (IPC Typ VII): Durchschnittliche Lücke = 6%
Entwurfsempfehlungen:
- Vermeiden Sie möglichst Vias in Thermal Pads, die kleiner als 3 × 3 mm sind.
- Falls Vias notwendig sind (z.B. in einem 4-Lagen-Stackup), spezifizieren Sie gefüllte und abgedeckte Vias (IPC-4761 Typ VII), um die Hohlraumbildung zu minimieren.
- Begrenzung durch Anzahl: ≤ 8 für ein 4 × 4 mm Pad und gestaffelte Platzierung zur Vermeidung des “Kamineffekts”.”
Röntgen-Querschnittsanalyse, die Via-in-Pad-Hohlräume zeigt und veranschaulicht, wie sich Hohlräume negativ auf die Wärmeableitung vom Die zur Leiterplatte auswirken
Defekt 3: Lötbrücken auf TQFPs mit 0,5 mm Raster
Symptom GPIO Pins sind hoch oder niedrig festgefahren; USB-Enumerierungsfehler während des Geräteanlafs.
Mechanismus Überschuss Lötfett auf Engste Steigungen (z. B. ATmega328P-AU, 32-polig TQFP) können dazu führen Überbrückung, insbesondere zwischen den Stiften 15–17 (AVCC/GND/AREF) wo thermische Masse unterscheidet sich. Ein Standard 0,15 mm Schablonendicke ist oft zu dick für 0,5 mm Steigung, was das Risiko von Leerverkäufen verschärft.
Präventionsstrategien
- Verwenden Sie NSMD-Pads (Non-Solder Mask Defined), um die Lotpastenfreigabe zu verbessern und Kurzschlüsse zu reduzieren.
- Verringern Sie die Schablonenöffnung auf ca. 85% der Pad-Fläche, um das Lötvolumen zu begrenzen.
- Integrieren Sie Lötstopp-Stege von ≥0,075 mm zwischen benachbarten Pad-Flächen.
- Spezifizieren Sie Lotpaste Typ 4 (25–36 µm Kugeldurchmesser) für Finepitch-Komponenten, um eine gleichmäßige Benetzung zu gewährleisten.
Beispiel eines Lötbrückenbildung an TQFP-Pins, die veranschaulicht, wie überschüssige Lötpaste benachbarte Anschlüsse verbinden kann
Defekt 4: Leiterbahn-Delamination an Hochstromknoten
Symptom Hörbar“Pop”und Brandgeruch in der Nähe von Hochstrombereichen, wie Hohlstecker oder Motortreiber.
Mechanismus Dünne Leiterbahnen auf Leiterplatten (z. B., 0,2 mmStromführend Mehr als 300 mA überhitzen, was zu einer Überschreitung des FR-4 Glasübergangstemperatur (Tg ≈ 135 °C). Der Harz zersetzt sich, was dazu führt Ablösen oder Delamination (IPC-TM-650 2.4.23, “Thermischer Belastungstest”).
Entwurfsrichtlinien (IPC-2221B, Tabelle 6-4):
| Aktuell | 1 Unze Kupfer (10°C Erwärmung) | 1 oz Kupfer (20°C Erwärmung) |
|---|---|---|
| 500 mA | 0,25 mm | 0,18 mm |
| 1 A | 0,63 mm | 0,45 mm |
Bewährte Vorgehensweisen
- Verwenden Sie für 12-V-Hohlsteckerbuchsen Leiterbahnen mit einer Breite von ≥0,5 mm, um hohe Ströme sicher zu handhaben.
- Vermeiden Sie 90°-Bögen in der Nähe von Vias, da diese als Spannungskonzentratoren wirken.
- Verwenden Sie Thermal Relieves an Via-Barrel (4-Speichen, 0,25 mm Spalte), um mechanische und thermische Beanspruchung zu reduzieren.
Defekt 5: Feuchtigkeitsinduziertes Popcorning in BGAs
Symptom Geräte funktionieren zunächst einwandfrei, aber Versagen nach 1–3 Wochen in feuchte Umgebungen, wie z. B. Gewächshaussensoren.
Mechanismus Feuchtigkeitsempfindliche Geräte (MSD Level 3+) (z. B. ESP32-WROVER) Umgebungsfeuchtigkeit aufnehmen. Während des Reflow-Lötens, Schnelle Dampfexpansion sprengt interne Epoxidschichten, was zu Popcorning FehlerJEDEC J-STD-033D, Abschnitt 7.3, 2023).
Präventionsprotokoll:
- Bake MSD Level 3+ Teile 24 Stunden lang bei 125 °C vor der Montage.
- Lagern Sie die Komponenten in einem Trockenbeutel (≤10% relative Luftfeuchtigkeit) zusammen mit Feuchtigkeitsindikator-Karten.
- Begrenzen Sie die Lagerfähigkeit des Bodens auf ≤168 Stunden nach dem Öffnen des Beutels.
- Für Kleinserienmontagen sollten Durchsteckbauteile (z.B. ATmega328P-PU, MSD Level 1 – kein Backen erforderlich) in Betracht gezogen werden.
Popcorning-Ausfall in einer BGA, der interne Delamination nach Feuchtigkeits-Reflow zeigt – validiert die Notwendigkeit von Auslagerungszyklen
Kosten der Ignoranz von Leiterplattenfehlern
| Defekt | Durchschnittliche Nacharbeitskosten (100 Stück, 4 Lagen) | Präventionskosten | Rentabilität |
|---|---|---|---|
| Sturz"}, {"type": "suggestion", "text": "Sturzflutung" | $1.800 (Nachbearbeitung + Arbeitskosten) | $0 (Layout-Prüfung) | ∞ |
| Über Annullierung | $2.300 (thermischer Ausfall / Rücksendungen aus dem Feld) | $0,15 pro Einheit (gefüllte Durchkontaktierungen) | 15,000% |
| Überbrückung | $1.500 (Nachbearbeitungsstation + Ausschuss) | $50 (Schablonenoptimierung) | 3,000% |
DFM-Checkliste für PCB-Prototypen
| Prüfen | Werkzeug | Kriterien erfüllen |
|---|---|---|
| Risiko von Tombstoning | Thermische Simulation (z. B. Siemens Simcenter) | ΔT < 2,5°C über 0402-Pads |
| Über Annullierung | Querschnittsanalyse (IPC-TM-650 2.4.22) | Leerfläche < 25% der Kontaktfläche |
| Risikobrücke | Paste stencil DRC (z. B. Valor NPI) | Öffnung ≤ 85% der Kontaktfläche |
| Aktueller Pfad | Saturn PCB Toolkit v9.2 (kostenlos) | Temperaturanstieg ≤ 20°C |
| MSD-Konformität | JEDEC-Kennzeichnungsinspektion | Verfallsdatum nach dem Herstellungsdatum |
Profi-Tipp: Nutzen Sie das kostenlose DFM Ihres Leiterplattenherstellers
Namhafte Fertigungsstätten (z. B., PCBCoolAutomatisierte DFM-Berichte (Design for Manufacturability) beim Hochladen bereitstellen. Eine frühzeitige Einreichung kann Probleme vor der Produktion erkennen und tausende von Euros für Nacharbeiten einsparen. Für missionskritische Fertigungen bitten wir um:
- AOI (Automatische Optische Inspektion) für passive Bauteile
- AXI (Automatische Röntgeninspektion) für QFN/BGA
- Impedanzprüfkerben für Hochfrequenzleiterbahnen
Abschließende Gedanken
Arduino demokratisiert Funktionalität, doch die PCBA-Produktion erfordert Disziplin. Der eleganteste Code kann kein Layout kompensieren, das die Physik der Fertigung ignoriert. Durch die Berücksichtigung des Prozesses beim Design werden Ihre Platinen pünktlich ausgeliefert, Spezifikationen erfüllen und im Budget bleiben.
Für Ingenieure, die eine zuverlässige Leiterplattenherstellung und -montage suchen, bietet PCBCool End-to-End-Lösungen – vom Prototyping bis zur Massenproduktion –, die sicherstellen, dass Ihre Designs im Einsatz einwandfrei funktionieren.
Häufig gestellte Fragen (FAQ)
Tombstoning tritt typischerweise aufgrund einer asymmetrischen thermischen Belastung während des Reflow-Lötens auf, bei der ein Pad schneller erwärmt wird als das andere.
Vermeiden Sie nach Möglichkeit, Vias direkt unter QFN-Wärmeleitflächen zu platzieren. Verwenden Sie, falls erforderlich, gefüllte und gekappte Vias (IPC Typ VII), begrenzen Sie die Anzahl der Vias und staffeln Sie deren Platzierung, um den “Kamineffekt” zu vermeiden.
Beim Lötzinnbrücken fließt überschüssige Lotpaste und enger Pinabstand dazu, dass benachbarte Pins kurzgeschlossen werden.
Stellen Sie sicher, dass Leiterbahnen breit genug für den erwarteten Strom sind, vermeiden Sie 90°-Biegungen in der Nähe von Vias und verwenden Sie thermische Entlastungsflächen, um lokale thermische Spannungen zu reduzieren.
Ja. Die Durchführung einer DFM (Design for Manufacturing)-Analyse – einschließlich thermischer Simulationen, Querschnittsprüfungen und Pastenschablonenprüfungen – identifiziert potenzielle Risiken vor der Fertigung und reduziert teure Nacharbeiten und Ausfälle im Feld.
Absolut. Die Prinzipien der thermischen Balance, Pastenkontrolle, Via-Management, Leiterbahn dimensionierung und Feuchtigkeitsbehandlung gelten sowohl für Prototypen- als auch für Serienfertigungs-Leiterplatten (PCBs).
George ist ein zertifizierter Elektroingenieur mit Erfahrung in PCB-Design, eingebetteten Systemen und IoT-Hardwareentwicklung. Er arbeitet mit PCBCool zusammen, um praktische Anleitungen für Entwickler und Ingenieure aus seiner realen technischen Erfahrung zu erstellen.
