Blog
Guia Prático de Projeto de PCB de Alta Velocidade para Manufatura Real
O design de placas de circuito impresso de alta velocidade costumava ser uma especialidade reservada para engenheiros de RF e um punhado de hardware de telecomunicações. Isso não é mais verdade. Processadores embarcados modernos, interfaces de comunicação, controladores industriais e até mesmo eletrônicos de consumo agora.
A verdadeira linha divisória não é apenas a frequência do clock. É a taxa de transição.
Quando um sinal tem um tempo de subida ou descida rápido, ele pode começar a refletir a partir de mudanças de impedância antes mesmo que a transição seja completa. Nesse ponto, cada milímetro de cobre entre a fonte e a carga começa a importar.
É por isso que o layout de PCBs de alta velocidade não deve ser tratado como uma lista de verificação aplicada após o roteamento estar concluído. As regras só fazem sentido quando estão conectadas a um princípio central:
Preserve o caminho do sinal, preserve o caminho de retorno e evite descontinuidades abruptas.
Diafonia e a Lógica por Trás da Regra dos 5Ds
O crosstalk ocorre quando duas trilhas próximas acoplam energia uma na outra através de seus campos eletromagnéticos compartilhados. Quanto mais rápida a borda do sinal e mais próximas as trilhas, mais forte esse acoplamento se torna.
A regra comum de 5W existe para reduzir esse risco. Como uma diretriz geral, o espaçamento entre pares diferenciais de alta velocidade adjacentes deve ser pelo menos cinco vezes a largura do traço. Por exemplo, se um traço de impedância controlada tiver 6 mils de largura, o espaçamento para o próximo par deve ser de pelo menos 30 mils.
Essa distância é apenas o ponto de partida.
Uma margem de segurança geral de pelo menos 30 mils deve ser mantida ao redor das trilhas diferenciais de alta velocidade. Quando um par de alta velocidade opera próximo a um clock ou a outro sinal periódico, essa margem de segurança deve aumentar para pelo menos 50 mils.
Sinais de clock são fontes de ruído especialmente agressivas porque comutam repetidamente em uma frequência previsível. Qualquer energia acoplada pode aparecer como um componente de ruído estável, o que o torna particularmente eficaz na corrupção de sinais próximos e fácil de identificar posteriormente como um pico limpo durante a análise de espectro.
Mantenha os Pares de Alta Velocidade Distantes de Fontes de Ruído
As regras de espaçamento não se limitam a separar um par diferencial de outro. Trilhas de alta velocidade também precisam se manter afastadas de estruturas e circuitos não relacionados que possam injetar ruído ou criar descontinuidades.
Pontos de prova e pads de teste não devem ser colocados diretamente em um par diferencial de alta velocidade. Um ponto de prova cria um stub, e um stub é precisamente o tipo de descontinuidade que pode causar reflexões em frequências de alta velocidade.
Pela mesma razão, os traços de alta velocidade devem evitar a passagem sob ou perto de:
- Cristais
- Osciladores
- Geradores de clock
- Reguladores chaveados
- Componentes magnéticos
- Furos de montagem
- Circuitos Integrados que geram ou distribuem sinais de clock
Essas áreas podem introduzir ruído eletromagnético ou perturbar o caminho de retorno local. Uma trilha de alta velocidade roteada nas proximidades pode facilmente captar essa interferência.
A área ao redor do encapsulamento do chip principal merece atenção especial. Imediatamente após uma saída BGA, pares de alta velocidade devem permanecer afastados do encapsulamento do SoC por um período ligeiramente maior do que o exigido por uma rota de baixa velocidade normal. As transientes de corrente criadas pela comutação interna do chip são mais fortes perto do encapsulamento e, uma vez que esse ruído se acople a uma trilha próxima, é difícil removê-lo posteriormente.
Mantenha a Geometria do Par Diferencial Simétrica
Um par diferencial só pode rejeitar ruído em modo comum quando as duas trilhas permanecem eletricamente casadas. Isso significa que o par deve ser roteado em paralelo, com espaçamento consistente e geometria simétrica para o máximo possível do percurso.
Alguma variação é inevitável. As regiões de desagregação BGA e as abordagens de conectores raramente permitem um roteamento perfeitamente paralelo. No entanto, essas seções não paralelas devem ser mantidas o mais curtas possível. Como uma diretriz prática, o roteamento de desagregação do encapsulamento do dispositivo deve ser concluído a cerca de 0,25 polegadas da peça.
Além dessa distância, pequenas assimetrias podem começar a criar um desvio mensurável entre as duas metades do par.
O tipo de conector também afeta a estratégia de roteamento.
Para conectores de furo passante, como um conector USB Tipo-A padrão, os pares de alta velocidade são frequentemente roteados na camada inferior. Os próprios pinos de furo passante podem atuar como stub através da PCB, e o roteamento do lado inferior ajuda a manter o caminho do sinal mais curto e limpo.
Para conectores de montagem em superfície, como USB Micro-B ou Micro-AB, o oposto é geralmente preferido. Roteamento na camada superior permite que o sinal alcance o conector sem uma transição adicional de via.
O objetivo é o mesmo em ambos os casos: minimizar o número de descontinuidades pelas quais o sinal deve passar antes de sair da placa.
Trate Vias e Pads SMD como descontinuidades
Cada via não é apenas uma conexão entre camadas. É uma mudança localizada na geometria e, em frequências de alta velocidade, essa mudança de geometria se comporta como uma descontinuidade capacitiva e indutiva.
Quando um sinal de alta velocidade muda de camada, sua corrente de retorno também deve se mover entre os planos de referência correspondentes. Para manter esse caminho de retorno vertical curto e de baixa impedância, vias de aterramento (stitching vias) devem ser posicionadas próximas às vias do sinal.
A parte mais prejudicial de um via é frequentemente a porção não utilizada do barril. Por exemplo, se um sinal se move de uma camada externa para uma camada interna, o barril do via não utilizado remanescente abaixo dessa transição se torna um stub. Esse stub pode se comportar como uma pequena estrutura ressonante.
Stubs mais longos ressoam em frequências mais baixas e podem aumentar a perda de inserção. Em muitos projetos de alta velocidade, o stub não utilizado do via pode degradar o sinal mais do que a própria transição de camada. É por isso que o backdrilling é comumente usado em interfaces mais rápidas para remover o comprimento não utilizado do barril do via.
Componentes SMD colocados diretamente em um caminho de sinal de alta velocidade criam uma versão menor do mesmo problema. Às vezes, eles são necessários, como capacitores de acoplamento AC em interfaces de alta velocidade. Quando são necessários, o tamanho do encapsulamento é importante.
Como regra geral, o 0603 deve ser tratado como o maior tamanho aceitável, enquanto o 0402 ou menor é preferível. Pacotes menores introduzem descontinuidades menores.
Esses componentes também devem ser posicionados simetricamente em ambas as metades do par diferencial. Se um capacitor for colocado à frente do outro, o layout reintroduzirá o skew (assimetria temporal), mesmo que o restante do roteamento seja cuidadosamente casado.
Evite curvas acentuadas
Em um layout ideal, um par diferencial de alta velocidade não teria nenhuma dobra. Cada dobra altera ligeiramente o ambiente eletromagnético local, o que significa que também altera a impedância.
Quando uma dobra for inevitável, utilize um trajeto suave de 45° ou um traço curvo em vez de um canto agudo de 90°. Uma dobra gradual altera a direção da corrente de forma mais suave e evita concentrar a mudança de impedância em uma pequena área.
Um ângulo reto agudo é um pequeno detalhe no layout, mas em frequências de gigahertz pode se tornar outro ponto de reflexão.
Construa o Stackup Antes de Roteamento
Todas as regras de layout de alta velocidade dependem de uma coisa: o sinal deve ter um plano de referência contínuo e próximo. Isso significa que o planejamento de empilhamento deve ocorrer antes do roteamento, e não depois.
Para 6, 8-, e placas de 10 camadas, um bom empilhamento mantém cada camada de sinal de alta velocidade próxima a um plano de referência de terra ou de energia/terra. O empilhamento exato deve ser confirmado com o fabricante, mas o princípio de design é consistente: não coloque duas camadas de sinal de alta velocidade diretamente adjacentes sem um plano de referência entre elas.
Exemplos de padrões de empilhamento:
| Camada | 6 Camadas | 8 Camadas | 10 Camadas |
|---|---|---|---|
| 1 | Sinal | Sinal | Sinal |
| 2 | Terra | Terra | Terra |
| 3 | Sinal | Sinal | Sinal |
| 4 | Energia/Terra | Sinal | Sinal |
| 5 | Sinal | Energia/Terra | Energia/Terra |
| 6 | Terra | Terra | Sinal |
| 7 | — | Sinal | Terra |
| 8 | — | — | Sinal |
| 9 | — | — | Terra |
| 10 | — | — | Sinal |
À medida que a contagem de camadas aumenta, a mesma lógica se repete. Mais camadas de sinal podem ser adicionadas, mas cada camada de alta velocidade ainda deve ter um plano de referência sólido próximo.
Roteamento de um par diferencial através de duas camadas de sinal empilhadas pode parecer eficiente, mas remove o plano de referência que o sinal necessita. Na prática, isso frequentemente cria um problema de integridade de sinal mais difícil do que resolve.
Proteja a Placa na Borda do Conector
O conector é o último ponto que um sinal de alta velocidade atinge antes de sair da PCB. É também uma das partes mais expostas da placa. É por isso que componentes de proteção contra ESD e EMI devem ser posicionados o mais próximo possível do conector fisicamente.
Cada milímetro entre o conector e o dispositivo de proteção é um condutor exposto onde um transiente pode se acoplar ao sinal antes de ser suprimido.
No caso de componentes de proteção contra ESD e EMI, a remoção de parte do plano de referência sob os pads de sinal pode ajudar a reduzir a carga parasítica. Uma abordagem comum consiste em remover cerca de 60% do plano de referência sob esses pads, dependendo do dispositivo, da interface e das orientações do fabricante.
Para opções de filtro de modo comum sem material, resistores de 0 Ω no tamanho 0402 são normalmente preferidos. Um componente maior sem material pode introduzir mais perdas do que a posição do filtro se destina a controlar.
Os capacitores de acoplamento AC devem ser posicionados no lado protegido do filtro comum e o mais próximo possível do filtro. Se uma transição de camada for necessária para alcançar o filtro, o via também deve ser posicionado o mais próximo do filtro que o layout permitir.
A cadeia de proteção completa — capacitor de acoplamento AC, filtro de modo comum e dispositivo ESD — deve formar um cluster o mais curto e compacto possível próximo à borda da placa.
Considerações Finais
O layout de PCB de alta velocidade não é uma coleção de regras isoladas. A regra de espaçamento de 5W não pode corrigir um plano de referência quebrado. Um bom empilhamento (stackup) não pode compensar pontas de vias longas. O controle perfeito da largura da trilha não salvará uma rota que passa muito perto de uma fonte de clock ou de um regulador chaveado.
É por isso que a revisão de engenharia antecipada é importante. PCBCool suporta projetos de PCB de alta velocidade onde planejamento de stackup, impedância controlada, capacidade de fabricação e confiabilidade de montagem precisam ser considerados antes que a placa seja construída. Se tiver dúvidas sobre design de PCB de alta velocidade, fabricação de PCB ou montagem de PCB, sinta-se à vontade para nos contatar.
Perguntas Frequentes
A razão principal é que cada camada adicionada torna o processo de fabricação mais difícil de controlar. Mais camadas significam mais chances de defeitos nas camadas internas, problemas de alinhamento, falhas de laminação e refugo.
As ilhas BGA são pequenas e densamente espaçadas, de modo que pequenos erros de fabricação podem facilmente se tornar problemas de montagem.
Sam K atua em sistemas eletrônicos embarcados, com foco em projeto de hardware, desenvolvimento de PCB, programação de firmware e integração de sistemas. Ele também apoia a otimização de desempenho e auxilia na transformação de ideias de produtos eletrônicos em soluções confiáveis e funcionais no mundo real.
