{"id":50679,"date":"2026-06-26T19:30:45","date_gmt":"2026-06-26T11:30:45","guid":{"rendered":"https:\/\/pcbcool.com\/?p=50679"},"modified":"2026-06-26T19:45:48","modified_gmt":"2026-06-26T11:45:48","slug":"lattepanda-mu-carrier-board-design-guide","status":"publish","type":"post","link":"https:\/\/pcbcool.com\/pt-br\/technical-guides\/lattepanda-mu-carrier-board-design-guide\/","title":{"rendered":"Guia de Design da Placa de Expans\u00e3o LattePanda Mu (Intel N305)"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Computadores de placa \u00fanica tornaram-se cada vez mais populares em automa\u00e7\u00e3o industrial, computa\u00e7\u00e3o de borda e aplica\u00e7\u00f5es de IA embarcada. Embora plataformas prontas ofere\u00e7am um ponto de partida conveniente, muitos produtos comerciais exigem hardware personalizado, adaptado a requisitos mec\u00e2nicos, el\u00e9tricos e de conectividade espec\u00edficos. Nesses casos, solu\u00e7\u00f5es System-on-Module (SOM) oferecem um equil\u00edbrio pr\u00e1tico entre esfor\u00e7o de desenvolvimento e flexibilidade do sistema.<\/p>

O LattePanda Mu \u00e9 um SOM compacto baseado em x86, alimentado pela fam\u00edlia de processadores Alder Lake-N da Intel, incluindo o Intel N305. Diferentemente dos computadores de placa \u00fanica tradicionais, este m\u00f3dulo integra a CPU, mem\u00f3ria, armazenamento e circuitos de gerenciamento de energia em um fator de forma compacto, permitindo que os designers se concentrem principalmente no desenvolvimento de placas de conex\u00e3o espec\u00edficas para a aplica\u00e7\u00e3o.<\/p>

Recentemente, a PCBCool projetou uma placa de carrier customizada para a plataforma LattePanda Mu. O objetivo foi criar uma plataforma de hardware robusta e expans\u00edvel, capaz de expor interfaces de alta velocidade, mantendo a integridade de sinal e a entrega de energia confi\u00e1veis. Embora o SOM simplifique significativamente o desenvolvimento do sistema em compara\u00e7\u00e3o com o projeto de uma motherboard x86 completa, a placa de carrier ainda apresenta v\u00e1rios desafios de engenharia.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Requisitos de Design de Placa de Portadora Personalizada<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Antes que o projeto esquem\u00e1tico fosse iniciado, v\u00e1rios requisitos do projeto foram definidos para orientar a arquitetura de hardware.<\/p>

A placa daughterboard LattePanda Mu precisava expor m\u00faltiplas interfaces externas, mantendo um footprint compacto de PCB.<\/p>

Os objetivos prim\u00e1rios de design inclu\u00edam:<\/p>

  • Entrega de energia confi\u00e1vel para o LattePanda Mu<\/li>
  • Capacidade de expans\u00e3o PCI Express Gen3<\/li>
  • Redes Gigabit Ethernet<\/li>
  • Conectividade USB 3.0 para perif\u00e9ricos de alta largura de banda<\/li>
  • Conectividade USB 2.0 para perif\u00e9ricos de largura de banda m\u00e9dia<\/li>
  • Sa\u00edda USB-C com Modo Alternativo DisplayPort para monitores externos<\/li>
  • Sa\u00edda HDMI para monitores externos<\/li>
  • Acesso de E\/S de uso geral para aplica\u00e7\u00f5es de controle embarcado<\/li>
  • Fator de forma mec\u00e2nica compacta<\/li><\/ul>

    Como os recursos de CPU, subsistema de mem\u00f3ria e armazenamento j\u00e1 est\u00e3o integrados ao m\u00f3dulo, o esfor\u00e7o de projeto p\u00f4de se concentrar na implementa\u00e7\u00e3o da interface e na otimiza\u00e7\u00e3o do layout da PCB, em vez de em complexos circuitos de suporte ao processador.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Arquitetura da Placa de Suporte LattePanda Mu<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Arquitetura de Processamento Centrada em SOM<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    A arquitetura geral do sistema \u00e9 centrada no LattePanda Mu como o principal motor de processamento, enquanto a placa de transporte define como o sistema se conecta a dispositivos externos, displays, redes, m\u00f3dulos de expans\u00e3o e fontes de alimenta\u00e7\u00e3o.<\/p>

    Isso torna a placa de conex\u00e3o uma parte cr\u00edtica da plataforma de hardware final, em vez de uma simples placa breakout.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Entrada de Energia e Distribui\u00e7\u00e3o de Trilhos de Alimenta\u00e7\u00e3o<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    A energia de entrada \u00e9 fornecida por uma fonte CC externa e distribu\u00edda por m\u00faltiplos barramentos de energia exigidos por dispositivos perif\u00e9ricos e interfaces de expans\u00e3o. Enquanto o SOM gerencia sua pr\u00f3pria sequ\u00eancia de energia interna, capacidade de corrente suficiente e distribui\u00e7\u00e3o de energia com baixo ru\u00eddo permanecem importantes para uma opera\u00e7\u00e3o est\u00e1vel sob cargas computacionais vari\u00e1veis.<\/p>

    Por essa raz\u00e3o, a arquitetura de energia da placa transportadora foi projetada para suportar tanto o m\u00f3dulo LattePanda Mu quanto as interfaces externas conectadas \u00e0 placa. Portas USB, circuitos Ethernet, interfaces de exibi\u00e7\u00e3o e conectores de expans\u00e3o imp\u00f5em requisitos adicionais \u00e0 rede de distribui\u00e7\u00e3o de energia.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Vis\u00e3o Geral de Interfaces de Alta Velocidade<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    V\u00e1rias interfaces de alta velocidade s\u00e3o roteadas diretamente do SOM para conectores externos. Canais USB 3.0 fornecem suporte para perif\u00e9ricos de alta largura de banda, enquanto sa\u00eddas DisplayPort e HDMI permitem a conex\u00e3o a monitores externos e sistemas de exibi\u00e7\u00e3o industriais. Gigabit Ethernet fornece comunica\u00e7\u00e3o de rede, e lanes PCIe s\u00e3o roteadas para um conector de expans\u00e3o para futura integra\u00e7\u00e3o de hardware.<\/p>

    Do ponto de vista do layout de PCB, essas interfaces representam a por\u00e7\u00e3o mais cr\u00edtica do projeto, pois os requisitos de integridade de sinal tornam-se cada vez mais importantes \u00e0 medida que as taxas de dados aumentam para a faixa de m\u00faltiplos gigabits.<\/p>

    Como resultado, a sele\u00e7\u00e3o da pilha da placa de circuito impresso (PCB), o controle de imped\u00e2ncia, o roteamento de pares diferenciais e o gerenciamento do caminho de retorno foram considerados desde as fases iniciais do processo de design.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Considera\u00e7\u00f5es de Projeto de Interfaces de Alta Velocidade<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Projeto da Interface PCI Express Gen3<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Os links PCI Express Gen3 operam a 8 GT\/s, tornando-os altamente sens\u00edveis a descontinuidades de imped\u00e2ncia, skew excessivo e caminhos de corrente de retorno deficientes.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Conector\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Todos os pares diferenciais PCIe foram roteados utilizando tra\u00e7os de imped\u00e2ncia controlada, com base nas recomenda\u00e7\u00f5es da PCI-SIG. A imped\u00e2ncia alvo dos pares diferenciais era de 85 \u03a9 \u00b115%. O espa\u00e7amento entre os pares diferenciais e a largura dos tra\u00e7os foram ajustados para atingir a imped\u00e2ncia exigida, mantendo um acoplamento consistente ao longo de todo o trajeto de roteamento.<\/p>

    A aten\u00e7\u00e3o especial visou minimizar as descontinuidades introduzidas por vias e transi\u00e7\u00f5es de camadas. Pares diferenciais foram sempre roteados na mesma camada e caminhos de retorno divididos foram evitados. Quando um par diferencial precisava mudar de camada, vias de aterramento pr\u00f3ximas foram adicionadas para fornecer um caminho de retorno cont\u00ednuo e reduzir a radia\u00e7\u00e3o eletromagn\u00e9tica.<\/p>

    Capacitores de acoplamento AC foram colocados nas linhas do transmissor PCIe de acordo com as recomenda\u00e7\u00f5es do PCI-SIG. Esses capacitores bloqueiam as diferen\u00e7as de tens\u00e3o CC entre dispositivos comunicantes, permitindo que o fluxo de dados diferencial de alta frequ\u00eancia passe sem distor\u00e7\u00e3o.<\/p>

    A coloca\u00e7\u00e3o adequada de capacitores \u00e9 crucial, pois uma dist\u00e2ncia excessiva do transmissor pode introduzir degrada\u00e7\u00e3o indesejada do sinal. Neste projeto, foram preferidos capacitores de pequeno encapsulamento, como o 0402 ou menor, para minimizar o desajuste de imped\u00e2ncia das pastilhas e manter o caminho de acoplamento AC compacto.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Esquema\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Para melhorar ainda mais a qualidade do sinal, foram evitados \"stubs\" de roteamento e a coloca\u00e7\u00e3o de conectores foi otimizada para minimizar o comprimento total do canal. Caso o acesso para teste seja necess\u00e1rio, \"stubs\" devem ser evitados e pontos de teste devem ser alocados na trilha do sinal.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Conectividade USB 3.0<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    A placa de suporte (carrier board) oferece duas portas USB 3.0 Tipo-A para perif\u00e9ricos de alta largura de banda, como SSDs externos, c\u00e2meras industriais e dispositivos de aquisi\u00e7\u00e3o de dados. Cada porta USB 3.0 Tipo-A inclui tanto as linhas de dados USB 2.0 D+\/D\u2212 quanto os pares diferenciais USB 3.0 SuperSpeed.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Esquema\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Os sinais USB 3.0 SuperSpeed operam a 5 Gbps e exigem muitas das mesmas t\u00e9cnicas de layout utilizadas para o roteamento PCIe, embora a imped\u00e2ncia diferencial alvo seja diferente. O controle de imped\u00e2ncia diferencial, o casamento de comprimento de par e os planos de refer\u00eancia cont\u00ednuos foram mantidos em todo o processo de roteamento.<\/p>

    Capacitores de acoplamento AC foram colocados nos pares de transmiss\u00e3o SuperSpeed de acordo com os requisitos da interface USB. Semelhante ao PCIe, esses capacitores isolam as diferen\u00e7as de tens\u00e3o de modo comum entre os dispositivos conectados, preservando a integridade do sinal diferencial.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Circuito\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Como os conectores USB s\u00e3o frequentemente expostos \u00e0 intera\u00e7\u00e3o direta do usu\u00e1rio, a prote\u00e7\u00e3o contra descarga eletrost\u00e1tica foi uma considera\u00e7\u00e3o de projeto significativa. Para interfaces de alta velocidade, dispositivos de prote\u00e7\u00e3o ESD de baixa capacit\u00e2ncia foram posicionados imediatamente adjacentes \u00e0 interface do conector para reduzir o risco de danos durante a inser\u00e7\u00e3o e manuseio do cabo, ao mesmo tempo em que minimizam a degrada\u00e7\u00e3o do sinal causada pela capacit\u00e2ncia parasita.<\/p>

    Neste projeto, diferentes dispositivos de prote\u00e7\u00e3o ESD da Texas Instruments foram utilizados para as linhas de dados USB 3.0 e USB 2.0. Um \u00e9 o TPD4E02B04 para as linhas de dados USB 3.0, pois ele satisfaz a baixa capacit\u00e2ncia de jun\u00e7\u00e3o de 0,25 pF e a tens\u00e3o de bloqueio reversa de 3,6 V. O outro \u00e9 o ESDS452 para as linhas de dados USB 2.0, que possui capacit\u00e2ncia de jun\u00e7\u00e3o de 3 pF e tens\u00e3o de bloqueio reversa de 5,5 V.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Circuito\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    O desempenho de EMI foi aprimorado ao manter planos de refer\u00eancia de aterramento ininterruptos sob todos os pares diferenciais SuperSpeed e ao minimizar transi\u00e7\u00f5es desnecess\u00e1rias de camadas. Chokes de modo comum podem ser colocados nas linhas USB 2.0 D+\/D\u2212 para reduzir o ru\u00eddo de modo comum, mas geralmente devem ser evitados nas linhas USB 3.0 SuperSpeed, a menos que seu desempenho de alta velocidade tenha sido cuidadosamente validado.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Circuito\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    A prote\u00e7\u00e3o do VBUS tamb\u00e9m era necess\u00e1ria porque dispositivos USB externos podem consumir corrente excessiva ou apresentar um curto-circuito. Se isso ocorrer, o caminho de alimenta\u00e7\u00e3o USB pode sobrecarregar a rede de distribui\u00e7\u00e3o de energia da placa portadora, podendo danificar o circuito de alimenta\u00e7\u00e3o ou acionar reinicializa\u00e7\u00f5es indesejadas do sistema.<\/p>

    Para prevenir isto, foi utilizado o switch de alimenta\u00e7\u00e3o USB TPS2561 da Texas Instruments para limita\u00e7\u00e3o de corrente de VBUS e prote\u00e7\u00e3o contra falhas. Neste projeto, a corrente m\u00e1xima permitida de cada porta USB foi definida em 1 A.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Expans\u00e3o USB 2.0 por Arquitetura de Hub<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    O LattePanda Mu oferece um n\u00famero limitado de interfaces USB 2.0 nativas. Para aumentar a conectividade de perif\u00e9ricos, um controlador de hub USB TUSB4041I-Q1 foi incorporado ao projeto da placa de expans\u00e3o.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Esquema\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Embora o USB 2.0 opere em velocidades de sinaliza\u00e7\u00e3o inferiores \u00e0s do PCIe ou USB 3.0, as considera\u00e7\u00f5es sobre a integridade do sinal permanecem importantes. Pr\u00e1ticas de roteamento diferencial foram mantidas, e dispositivos de prote\u00e7\u00e3o contra ESD foram implementados em todas as portas externamente acess\u00edveis.<\/p>

    O controlador hub pr\u00f3ximo ao centro da topologia USB auxiliou na redu\u00e7\u00e3o dos comprimentos das trilhas e simplifica\u00e7\u00e3o do roteamento, mantendo a comunica\u00e7\u00e3o confi\u00e1vel em todas as portas downstream.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Modo Alternativo DisplayPort USB Tipo-C<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Uma das partes mais complexas do projeto foi a implementa\u00e7\u00e3o do DisplayPort Alt Mode atrav\u00e9s de um conector USB Tipo-C.<\/p>

    O projeto utilizou um controlador de porta TUSB422 Tipo-C em conjunto com um multiplexador TUSB546A de alta velocidade. O TUSB422 gerencia a comunica\u00e7\u00e3o do canal CC, a detec\u00e7\u00e3o de orienta\u00e7\u00e3o do cabo e a negocia\u00e7\u00e3o do Modo Alternativo. Uma vez determinada a orienta\u00e7\u00e3o do cabo, o TUSB546A roteia os canais DisplayPort para os pinos USB Tipo-C apropriados.<\/p>

    Os sinais DisplayPort operam em taxas de dados de m\u00faltiplos gigabits e, portanto, exigem controle de imped\u00e2ncia rigoroso e pr\u00e1ticas de roteamento cuidadosas. O casamento de comprimento de pares diferenciais, a continuidade do plano de refer\u00eancia e otimiza\u00e7\u00e3o de vias foram tratados como requisitos de projeto de alta prioridade.<\/p>

    Foram implementados capacitores de acoplamento AC nas trilhas do transmissor DisplayPort para eliminar diferen\u00e7as de polariza\u00e7\u00e3o DC entre os dispositivos conectados. Adicionalmente, foi aplicada prote\u00e7\u00e3o ESD nas trilhas de alta velocidade, nas linhas AUX, HPD e relacionadas a CC para melhorar a robustez do sistema contra eventos de descarga externa.<\/p>

    Como o conector USB Tipo-C \u00e9 tipicamente localizado pr\u00f3ximo \u00e0 borda da PCB, a manuten\u00e7\u00e3o de um bom desempenho de EMI exigiu aten\u00e7\u00e3o cuidadosa aos caminhos de corrente de retorno, aterramento do conector e estrat\u00e9gia de conex\u00e3o de blindagem.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Projeto de Gigabit Ethernet<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    A conectividade de rede foi implementada utilizando o controlador Gigabit Ethernet RTL8111H-CG. Neste projeto, o controlador conecta-se ao LattePanda Mu atrav\u00e9s de uma interface PCIe e converte o link PCIe em pares diferenciais MDI Gigabit Ethernet.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Esquema\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Os pares diferenciais da Ethernet entre o controlador e o m\u00f3dulo magn\u00e9tico foram roteados com imped\u00e2ncia controlada e comprimentos el\u00e9tricos correspondentes. A disposi\u00e7\u00e3o do controlador Ethernet, componentes magn\u00e9ticos e conector RJ45 foi otimizada para reduzir a complexidade de roteamento e minimizar o acoplamento de ru\u00eddo de interfaces de alta velocidade pr\u00f3ximas.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Esquema\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Dispositivos de prote\u00e7\u00e3o ESD foram posicionados pr\u00f3ximos ao conector RJ45 para proteger contra eventos de descarga em cabo. Os magnetismos Ethernet fornecem isolamento galv\u00e2nico entre o lado da PCB e o lado do cabo, al\u00e9m de contribu\u00edrem para uma melhor compatibilidade eletromagn\u00e9tica.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Considera\u00e7\u00f5es Finais<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Um SOM, como o LattePanda Mu, pode reduzir drasticamente a complexidade do desenvolvimento de hardware x86, mas a placa de conectividade \u00e9 o que transforma o m\u00f3dulo em uma plataforma de produto utiliz\u00e1vel. Seu papel n\u00e3o \u00e9 apenas expor interfaces, mas tamb\u00e9m reunir entrega de energia, integridade de sinal, prote\u00e7\u00e3o, controle de layout e manufaturabilidade em um sistema de hardware confi\u00e1vel.<\/p>

    Para equipes que desenvolvem placas personalizadas (carrier boards) ou produtos baseados em SOM (System-on-Module), a PCBCool pode apoiar o processo desde a revis\u00e3o de engenharia e fabrica\u00e7\u00e3o de PCBs com imped\u00e2ncia controlada at\u00e9 a montagem, inspe\u00e7\u00e3o e teste de PCBs, auxiliando os projetos de hardware a avan\u00e7ar de forma mais eficiente do design \u00e0 produ\u00e7\u00e3o.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t

    \n\t\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t

    Perguntas Frequentes<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
    \n\t\t
    \n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\n\t\t
    \n\t\t\t\t\t\t\t\n\t\t\t\t
    \n\t\t\t\t\t
    \n\t\t\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tPor que a contagem de camadas tem um impacto t\u00e3o grande no custo da PCB?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t

    A raz\u00e3o principal \u00e9 que cada camada adicionada torna o processo de fabrica\u00e7\u00e3o mais dif\u00edcil de controlar. Mais camadas significam mais chances de defeitos nas camadas internas, problemas de alinhamento, falhas de lamina\u00e7\u00e3o e refugo.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t

    \n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\n\t\t
    \n\t\t\t\t\t\t\t\n\t\t\t\t
    \n\t\t\t\t\t
    \n\t\t\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tQ8: Por que os projetos de BGA exigem controle mais rigoroso na fabrica\u00e7\u00e3o de PCBs?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t

    As ilhas BGA s\u00e3o pequenas e densamente espa\u00e7adas, de modo que pequenos erros de fabrica\u00e7\u00e3o podem facilmente se tornar problemas de montagem.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t\t\t
    \t\t\t\n\t\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t
    \n\t\t
    \n\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Andy\"\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
    \n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    \n\n\t\t\t\n\t\t\t
    \n\t\t\t\t
    Andy | Especialista em Fabrica\u00e7\u00e3o e Montagem de PCBs<\/div> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t\t\t

    Andy \u00e9 um profissional experiente na ind\u00fastria de placas de circuito impresso (PCBs), com d\u00e9cadas de experi\u00eancia em fabrica\u00e7\u00e3o, montagem e suporte ao cliente de PCBs. Na PCBCool, ele lidera a equipe de marketing e auxilia na transforma\u00e7\u00e3o de experi\u00eancias pr\u00e1ticas de projetos em conte\u00fado t\u00e9cnico \u00fatil para engenheiros, compradores e desenvolvedores de produtos.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t\t
    \r\n Leia Mais Artigos de Andy \u2192<\/a>\r\n<\/div>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

    Este guia explica como projetar uma placa-m\u00e3e personalizada em torno do LattePanda Mu, transformando um SOM x86 em uma plataforma de hardware confi\u00e1vel para aplica\u00e7\u00f5es embarcadas, industriais e de computa\u00e7\u00e3o de borda.<\/p>","protected":false},"author":5,"featured_media":50876,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"slim_seo":{"title":"Guia de Projeto da Placa Portadora LattePanda Mu (Intel N305) | PCBCool","description":"Este guia explica como projetar uma placa-m\u00e3e personalizada em torno do LattePanda Mu, transformando um SOM x86 em uma plataforma de hardware confi\u00e1vel para aplica\u00e7\u00f5es embarcadas, industriais e de computa\u00e7\u00e3o de borda."},"footnotes":""},"categories":[113],"tags":[161,122],"post_folder":[],"class_list":["post-50679","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technical-guides","tag-lattepanda-mu","tag-pcb-design"],"_links":{"self":[{"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/posts\/50679","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/users\/5"}],"replies":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/comments?post=50679"}],"version-history":[{"count":5,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/posts\/50679\/revisions"}],"predecessor-version":[{"id":50874,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/posts\/50679\/revisions\/50874"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/media\/50876"}],"wp:attachment":[{"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/media?parent=50679"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/categories?post=50679"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/tags?post=50679"},{"taxonomy":"post_folder","embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/post_folder?post=50679"}],"curies":[{"name":"WP","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}