{"id":48116,"date":"2026-05-19T16:38:48","date_gmt":"2026-05-19T08:38:48","guid":{"rendered":"https:\/\/pcbcool.com\/?p=48116"},"modified":"2026-05-19T17:37:21","modified_gmt":"2026-05-19T09:37:21","slug":"5g-pcb-design-guide","status":"publish","type":"post","link":"https:\/\/pcbcool.com\/pt-br\/technical-guides\/5g-pcb-design-guide\/","title":{"rendered":"Guia de Design de PCB 5G para Manufatura Real"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

A tecnologia 5G est\u00e1.<\/p>

Ao contr\u00e1rio das placas de circuito convencionais, as PCBs 5G devem permanecer est\u00e1veis sob condi\u00e7\u00f5es de alta frequ\u00eancia de RF e mmWave. Nessas frequ\u00eancias, a pr\u00f3pria PCB se torna parte do caminho do sinal, e pequenas altera\u00e7\u00f5es nas propriedades do material, geometria de roteamento, estruturas de via ou design de empilhamento podem levar a perdas de sinal mensur\u00e1veis, desvio de imped\u00e2ncia, erro de fase ou riscos de confiabilidade.<\/p>

Neste artigo, explicaremos como essas restri\u00e7\u00f5es de projeto afetam o desempenho de PCBs 5G e discutiremos t\u00e9cnicas pr\u00e1ticas que podem ser usadas para reduzir a perda de sinal, melhorar o controle de EMI e aumentar a confiabilidade em projetos de PCBs de alta frequ\u00eancia.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Como os Materiais de PCB Afetam a Perda de Sinal 5G<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Compreender as caracter\u00edsticas diel\u00e9tricas dos materiais de PCB \u00e9 essencial para a sele\u00e7\u00e3o de materiais, o planejamento de processos e o controle de desempenho de RF, especialmente acima de 10 GHz. Com o desenvolvimento de sistemas mmWave operando a 28 GHz e 39 GHz, varia\u00e7\u00f5es na constante diel\u00e9trica (Dk) podem produzir deslocamento de fase, alterar imped\u00e2ncia e causar imprecis\u00f5es em sistemas de forma\u00e7\u00e3o de feixe usados em arquiteturas de arranjo em fase, se o \u0394Dk exceder 0,05.<\/p>

Por exemplo, materiais laminados de baixa perda, como o Rogers RO4350B, apresentam um Dk de 3,48 e um Df de 0,0037 a 10 GHz, enquanto o MEGTRON 6 possui um Df de 0,002. Em compara\u00e7\u00e3o, os materiais tradicionais de FR-4 geralmente possuem valores de Dk entre 4,2 e 4,5, com Df tipicamente entre 0,020 e 0,035, o que cria perdas excessivas ao longo do caminho de transmiss\u00e3o do sinal de RF.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Materiais\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Al\u00e9m da perda diel\u00e9trica, a rugosidade da superf\u00edcie do condutor torna-se mais dominante em frequ\u00eancias mais altas. Conforme a frequ\u00eancia aumenta, a profundidade de penetra\u00e7\u00e3o da corrente diminui, tornando a perda relacionada \u00e0 profundidade de penetra\u00e7\u00e3o mais significativa. Por exemplo, a profundidade de penetra\u00e7\u00e3o a 28 GHz para cobre \u00e9 de 0,39 micr\u00f4metros. Portanto, a maior parte da corrente se concentra perto da superf\u00edcie do condutor. Como resultado, uma superf\u00edcie de cobre rugosa produz maior resist\u00eancia efetiva e maior perda de inser\u00e7\u00e3o do que uma superf\u00edcie de cobre lisa. Esse aumento na resist\u00eancia e na perda de inser\u00e7\u00e3o \u00e9 geralmente estimado aplicando fatores de corre\u00e7\u00e3o de Huray ou Hammerstad como parte do processo de simula\u00e7\u00e3o eletromagn\u00e9tica.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"A\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Para obter propriedades diel\u00e9tricas com precis\u00e3o, os projetistas podem realizar medi\u00e7\u00f5es de varredura de frequ\u00eancia utilizando ressonadores diel\u00e9tricos tipo \"split-post\", medi\u00e7\u00f5es de perda de inser\u00e7\u00e3o baseadas em VNA e correla\u00e7\u00e3o de par\u00e2metros S entre simula\u00e7\u00e3o CAD e medi\u00e7\u00e3o f\u00edsica. Esses resultados podem ent\u00e3o ser comparados com programas de modelagem de campos eletromagn\u00e9ticos 3D, incluindo HFSS e CST Microwave Studio.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Controle de Imped\u00e2ncia em Linhas de Transmiss\u00e3o de PCB 5G<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

No projeto de linhas de transmiss\u00e3o em placas de circuito impresso (PCB) para 5G, os desvios em rela\u00e7\u00e3o \u00e0 imped\u00e2ncia alvo n\u00e3o devem exceder 5%, a fim de se obter uma modelagem eletromagn\u00e9tica precisa. Desvios superiores a \u00b15% aumentar\u00e3o significativamente a perda de retorno e o jitter determin\u00edstico em interfaces de alta velocidade que operam acima de 25 Gbps.<\/p>

A fabrica\u00e7\u00e3o de uma microstrip de 50 \u03a9 em um laminado FR-4 com \u03b5r de 3,48 e espessura diel\u00e9trica de 0,1 mm pode resultar em larguras de trilha variando entre 180 \u00b5m e 210 \u00b5m. Essa varia\u00e7\u00e3o na largura da trilha \u00e9 devido \u00e0 espessura do cobre e \u00e0 compensa\u00e7\u00e3o de grava\u00e7\u00e3o. O aumento do perfil do condutor e a varia\u00e7\u00e3o diel\u00e9trica podem afetar a imped\u00e2ncia efetiva em frequ\u00eancias superiores a 10 GHz. Portanto, extra\u00e7\u00f5es de solver de campo 2D sozinhas podem n\u00e3o fornecer precis\u00e3o suficiente para roteamento em frequ\u00eancias mmWave.<\/p>

A melhor pr\u00e1tica para rotear pares diferenciais em canais de 100 ohms \u00e9 manter um desvio de fase superior a 1,5 ps para minimizar a convers\u00e3o de modo e o fechamento do olho (eye closure). Isto \u00e9 especialmente importante devido ao efeito do entrela\u00e7amento do vidro nos materiais de PCB.<\/p>

Em geral, canais de RF operando a 28 GHz s\u00e3o roteados utilizando estruturas de guia de onda coplanares aterrados em vez de rotas de microstrip tradicionais. Isso geralmente \u00e9 feito porque guias de onda coplanares aterrados proporcionam um maior n\u00edvel de confinamento de campo e menor perda por radia\u00e7\u00e3o.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Via Stub Resonance em Placas de Circuito Impresso (PCIs) de Alta Frequ\u00eancia para 5G<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Ao projetar PCBs de alta frequ\u00eancia para 5G, as descontinuidades de via introduzem indut\u00e2ncia parasita de 0,6 a 1,2 nH para cada mm de comprimento do barril da via. Isso pode impactar os par\u00e2metros S da PCB em frequ\u00eancias acima de 10 GHz. Em uma via tradicional atrav\u00e9s do furo, o barril da via n\u00e3o utilizado pode se comportar como um stub de um quarto de onda quando seu comprimento el\u00e9trico atinge 1\/4 da frequ\u00eancia de opera\u00e7\u00e3o.<\/p>

Portanto, a 28 GHz, o comprimento el\u00e9trico de um stub de 1\/4 de comprimento corresponde a 2,7 mm do diel\u00e9trico efetivo equivalente de FR-4. Esse comportamento pode criar um mergulho acentuado na imped\u00e2ncia em S11 e causar degrada\u00e7\u00e3o na perda de inser\u00e7\u00e3o em S21.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Via\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

O uso de furos obl\u00edquos reduzir\u00e1 a quantidade de comprimento de barril de via vertical n\u00e3o utilizado para < 0.2 \u03bb, minimizando assim o comprimento do stub e seus efeitos ressonantes associados.<\/p>

O desempenho de alta frequ\u00eancia da perda de retorno tamb\u00e9m pode ser aprimorado pela redu\u00e7\u00e3o da capacit\u00e2ncia parasita atrav\u00e9s de um projeto adequado de anti-pads. Aumentar o di\u00e2metro do anti-pad para 1,5 vezes o tamanho do furo, em conjunto com um planejamento adequado do campo de vias e a inclus\u00e3o de cercas de vias com espa\u00e7amento de \u03bb\/20, ajuda a manter a continuidade da corrente de retorno e a suprimir a resson\u00e2ncia de cavidade nos planos de refer\u00eancia.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Regras de Layout para mmWave em Projeto de PCB 5G<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Em frequ\u00eancias mmWave, os layouts de PCB come\u00e7am a transitar de suposi\u00e7\u00f5es de circuito concentrado para comportamento eletromagn\u00e9tico distribu\u00eddo. Como resultado, altera\u00e7\u00f5es na ordem de 0,1 mm podem causar erros de fase significativos. Por exemplo, a 28 GHz, usando um material de PCB com \u03b5_eff \u2248 3, o comprimento de onda medido ao longo das trilhas de cobre \u00e9 de aproximadamente 6 mm, resultando em alta sensibilidade \u00e0s toler\u00e2ncias de comprimento das interconex\u00f5es. Uma mudan\u00e7a no comprimento da trilha de 0,1 mm resultar\u00e1 em um desvio de fase de 6 a 7 graus, causando erros na precis\u00e3o dos sistemas de arranjo em fase para controlar a dire\u00e7\u00e3o do feixe.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Diferen\u00e7a\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

As guias de onda coplanares controladas s\u00e3o o meio de transmiss\u00e3o preferido devido ao controle superior do campo el\u00e9trico. No entanto, deve-se tomar cuidado para manter a simetria da linha central do plano de terra e o equil\u00edbrio de cobre de \u00b15 \u00b5m entre os pontos de refer\u00eancia para evitar assimetria do campo modal e vazamento de radia\u00e7\u00e3o n\u00e3o intencional.<\/p>

Geometrias c\u00f4nicas otimizadas s\u00e3o necess\u00e1rias para diminuir a perda de retorno em pontos de transi\u00e7\u00e3o entre pads de CI de RF e linhas de transmiss\u00e3o. Em muitos casos, transi\u00e7\u00f5es de imped\u00e2ncia de 3 a 5 est\u00e1gios s\u00e3o utilizadas para prover \"launches\" de RF mais suaves.<\/p>

Redes de alimenta\u00e7\u00e3o de antenas operando em 39 GHz e 77 GHz requerem canais de RF com alto isolamento. Quando a dist\u00e2ncia entre dois canais adjacentes \u00e9 \u2264 \u03bb\/20, como 0,4 mm a 39 GHz, pode ocorrer acoplamento m\u00fatuo mensur\u00e1vel, com um n\u00edvel de isolamento superior a -20 dB. Vias de costura de terra posicionadas na superf\u00edcie, espa\u00e7adas em \u03bb\/10 ou menos, podem ajudar a suprimir a propaga\u00e7\u00e3o de ondas de superf\u00edcie e, ao mesmo tempo, estabilizar os caminhos de corrente de retorno.<\/p>

As irregularidades na superf\u00edcie do cobre podem causar perdas adicionais da ordem de 15% a 25%. Portanto, superf\u00edcies de cobre muito lisas e folhas laminadas s\u00e3o frequentemente escolhidas para minimizar ainda mais as perdas de transmiss\u00e3o em projetos de PCBs para 5G de ondas milim\u00e9tricas.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Estabilidade de PDN para Circuitos RF e FPGA 5G<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Os sistemas FPGA e os transceptores de RF 5G podem sofrer transientes r\u00e1pidos de tens\u00e3o e corrente. Para manter a ondula\u00e7\u00e3o de tens\u00e3o abaixo de 3% durante eventos transit\u00f3rios instant\u00e2neos com escalas de tempo inferiores a um nanossegundo, a placa de circuito impresso (PCB) deve utilizar uma rede de distribui\u00e7\u00e3o de energia (PDN) de baixa imped\u00e2ncia, capaz de manter um fornecimento est\u00e1vel de energia em toda a faixa de frequ\u00eancia operacional.<\/p>

Para determinar a imped\u00e2ncia alvo da PDN, utilize a f\u00f3rmula:<\/p>

Z = \u2206V \/ \u2206I<\/strong><\/p>

Por exemplo, se a tens\u00e3o nominal de alimenta\u00e7\u00e3o do FPGA for de 0,9 V, a ondula\u00e7\u00e3o de tens\u00e3o permitida for de 27 mV e o n\u00edvel de corrente transiente for de 12 A, a imped\u00e2ncia alvo da PDN dever\u00e1 ser menor ou igual a 2,25 m\u03a9. Esse n\u00edvel de imped\u00e2ncia da PDN pode ser alcan\u00e7ado utilizando m\u00faltiplas redes de capacitores paralelas, arranjadas de forma que as frequ\u00eancias de auto-resson\u00e2ncia de cada rede n\u00e3o coincidam com a frequ\u00eancia de opera\u00e7\u00e3o do FPGA e abranjam uma largura de banda de kilohertz a centenas de megahertz.<\/p>

Os capacitores de amortecimento para este tipo de circuito devem ser selecionados com valores de resist\u00eancia s\u00e9rie equivalente (ESR) controlados entre 20 e 80 m\u2126. Para reduzir ainda mais a indut\u00e2ncia de retorno da corrente, a dist\u00e2ncia entre o plano de alimenta\u00e7\u00e3o inferior e o plano de terra superior deve ser mantida entre 50 e 75 \u00b5m.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Riscos de EMI em Layouts de Placas de Circuito Impresso 5G Densas<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Para PCBs densas projetadas para aplica\u00e7\u00f5es 5G operando acima de 10 GHz, o acoplamento eletromagn\u00e9tico pode ocorrer entre linhas de transmiss\u00e3o acopladas por borda devido a campos el\u00e9tricos de borda, caminhos de retorno descontinuos e gera\u00e7\u00e3o de corrente de modo comum. Quando a separa\u00e7\u00e3o da linha central entre linhas de transmiss\u00e3o (TMLs) adjacentes \u00e9 menor ou igual a tr\u00eas vezes a altura diel\u00e9trica (3H), o acoplamento torna-se mais dif\u00edcil de controlar.<\/p>

Se duas TMLs acopladas por borda forem fabricadas com espa\u00e7amento da linha central menor ou igual a 3H, o crosstalk na extremidade pr\u00f3xima entre as duas TMLs pode exceder -25 dB a 28 GHz. Isso pode afetar a integridade do sinal, aumentar o risco de radia\u00e7\u00e3o e reduzir a margem de ru\u00eddo dos canais 5G de alta frequ\u00eancia.<\/p>

A efic\u00e1cia do inv\u00f3lucro em que os componentes est\u00e3o localizados depende de qu\u00e3o bem ele \u00e9 aterrado. A 39 GHz, uma refer\u00eancia de aterramento de 1 nH pode criar uma imped\u00e2ncia reativa de 245 \u2126, o que reduz significativamente o desempenho geral e a efic\u00e1cia da blindagem, criando um caminho de alta imped\u00e2ncia.<\/p>

Portanto, \u00e9 importante garantir que m\u00faltiplos aterramentos de chassi de baixa indut\u00e2ncia sejam utilizados para conter a EMI de entrada e sa\u00edda. Termina\u00e7\u00e3o de terra de chassi controlada, costura de via perimetral e planejamento adequado do caminho de retorno podem ajudar a melhorar a conten\u00e7\u00e3o de EMI e o desempenho de blindagem em montagens de PCB 5G densas.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Confiabilidade T\u00e9rmica em Placas de Circuito Impresso Multicamadas 5G<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

As placas de circuito impresso multicamadas de alta densidade para 5G experimentam tens\u00f5es termomec\u00e2nicas significativas. Essas tens\u00f5es surgem da elevada densidade de pot\u00eancia de radiofrequ\u00eancia (RF), m\u00faltiplos ciclos de lamina\u00e7\u00e3o e diferen\u00e7as no coeficiente de expans\u00e3o t\u00e9rmica (CTE) entre sistemas de cobre, resina e laminados preenchidos com cer\u00e2mica. O CTE fabricado no eixo z do material FR-4 excede 60 partes por milh\u00e3o por grau Celsius (ppm\/\u00b0C) quando medido acima da temperatura de transi\u00e7\u00e3o v\u00edtrea (Tg), enquanto a expans\u00e3o do cobre \u00e9 de apenas cerca de 17 ppm\/\u00b0C. Isso contribui significativamente para a concentra\u00e7\u00e3o de tens\u00f5es c\u00edclicas em torno dos barris de vias metalizadas e das interfaces de microvias.<\/p>

A rugosidade da superf\u00edcie do cobre tamb\u00e9m pode aumentar a tens\u00e3o t\u00e9rmica localizada, uma vez que perfis rugosos dos condutores podem causar uma ades\u00e3o n\u00e3o uniforme da resina. Em cada ciclo de pot\u00eancia de RF, as temperaturas em pontos cr\u00edticos localizados nas se\u00e7\u00f5es do amplificador de pot\u00eancia de nitreto de g\u00e1lio (GaN) podem ultrapassar 125 \u00b0C, contribuindo para um aumento na taxa de fadiga interfacial e na fadiga das juntas de solda de gr\u00e3o grosso. Os testes de confiabilidade da norma IPC-9701 indicam que a vida \u00fatil \u00e0 fadiga das juntas de solda diminui de acordo com uma fun\u00e7\u00e3o exponencial quando a quantidade de deforma\u00e7\u00e3o c\u00edclica excede 0,3%.<\/p>

Estruturas de alta densidade de interconex\u00e3o (HDI) laminadas sequencialmente s\u00e3o mais suscet\u00edveis a falhas devido \u00e0 fratura de microvias empilhadas causada pela recess\u00e3o da resina e afinamento das tampas de cobre. Microvias perfuradas a laser com uma rela\u00e7\u00e3o de aspecto superior a 0,8:1 podem apresentar uma probabilidade notavelmente maior de inicia\u00e7\u00e3o de trincas ap\u00f3s ciclos t\u00e9rmicos entre -40\u00b0C e +125\u00b0C.<\/p>

A An\u00e1lise de Elementos Finitos (FEA) pode ser utilizada para prever a densidade de energia de deforma\u00e7\u00e3o, por meio da deflex\u00e3o do cilindro, e a flu\u00eancia das juntas de solda sob condi\u00e7\u00f5es espec\u00edficas de ciclos t\u00e9rmicos da JEDEC. A otimiza\u00e7\u00e3o da confiabilidade pode incluir arquiteturas de microvias escalonadas, laminados com baixo CTE (menor que 45 ppm\/\u00b0C) e distribui\u00e7\u00e3o equilibrada de cobre para minimizar a deforma\u00e7\u00e3o a menos de 0,75% em grandes conjuntos de backplane 5G.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Toler\u00e2ncia de Empilhamento e Valida\u00e7\u00e3o de Simula\u00e7\u00e3o para Placas de Circuito Impresso (PCIs) 5G<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

O projeto de empilhamento de PCB 5G n\u00e3o se trata apenas de organizar camadas de sinal, alimenta\u00e7\u00e3o e terra. Ele tamb\u00e9m \u00e9 usado para garantir a uniformidade da imped\u00e2ncia controlada, a continuidade do plano de refer\u00eancia e a compensa\u00e7\u00e3o para as toler\u00e2ncias de fabrica\u00e7\u00e3o da placa de circuito impresso. Por exemplo, uma linha de transmiss\u00e3o de 50 \u03a9 com \u03b5r = 3,45 constru\u00edda com um n\u00facleo diel\u00e9trico de 0,18 mm apresentar\u00e1 uma varia\u00e7\u00e3o de imped\u00e2ncia de \u00b12,5\u20133,5 \u03a9 com uma altura diel\u00e9trica de \u00b110 \u00b5m e, portanto, afetar\u00e1 a perda de retorno (-10 dB) em frequ\u00eancias operacionais de m\u00faltiplos GHz.<\/p>

A deforma\u00e7\u00e3o pode ser reduzida por meio da simetria da pilha de camadas. Um desequil\u00edbrio na distribui\u00e7\u00e3o do cobre entre as camadas superior e inferior superior a 10% resultar\u00e1 em 0,75 mm de curvatura ou tor\u00e7\u00e3o em pain\u00e9is de 100 mm ap\u00f3s a lamina\u00e7\u00e3o.<\/p>

O processo de lamina\u00e7\u00e3o sequencial introduz varia\u00e7\u00e3o no fluxo de resina, o que pode resultar em um deslocamento lateral de 0,20 a 0,50 mm e requer compensa\u00e7\u00e3o com escalonamento da ferramenta fotogr\u00e1fica e ajuste do fator de grava\u00e7\u00e3o.<\/p>

O congestionamento atual criar\u00e1 uma resist\u00eancia efetiva mais alta em alta frequ\u00eancia, principalmente devido \u00e0 rugosidade do perfil do condutor onde Rz > 2,0 \u00b5m. Portanto,.<\/p>

Para fabricar com sucesso uma PCB 5G confi\u00e1vel, regras de design de variabilidade eletromagn\u00e9tica, mec\u00e2nica e de processo devem ser integradas simultaneamente.<\/p>

O processo de valida\u00e7\u00e3o final s\u00f3 \u00e9 conclu\u00eddo quando os par\u00e2metros S simulados e os resultados medidos da placa fabricada se enquadram na banda de toler\u00e2ncia definida.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Considera\u00e7\u00f5es Finais<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

O design de PCBs 5G \u00e9 onde a teoria de engenharia encontra a realidade da fabrica\u00e7\u00e3o. Mesmo um circuito de RF ou mmWave bem projetado pode enfrentar riscos de desempenho se o material da PCB, o empilhamento, o controle de imped\u00e2ncia e o processo de produ\u00e7\u00e3o n\u00e3o estiverem alinhados desde o in\u00edcio.<\/p>

PCBCool<\/a> Damos suporte a projetos de PCB 5G com revis\u00e3o de engenharia e experi\u00eancia em fabrica\u00e7\u00e3o. Ajudamos os clientes a identificar riscos de design e produ\u00e7\u00e3o precocemente, transformando requisitos complexos de PCB de alta frequ\u00eancia em placas confi\u00e1veis, prontas para montagem e uso no mundo real.<\/p>

Para empresas que desenvolvem equipamentos de comunica\u00e7\u00e3o 5G, m\u00f3dulos de RF, sistemas de antena ou outros produtos eletr\u00f4nicos de alta frequ\u00eancia, podemos oferecer suporte pr\u00e1tico desde a discuss\u00e3o do projeto at\u00e9 a fabrica\u00e7\u00e3o e montagem de PCBs.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t

\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Perguntas Frequentes (FAQ)<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\n\t\t
\n\t\t\t\t\t\t\t\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tQ1: A Inspe\u00e7\u00e3o AOI \u00e9 Realizada em Todas as Placas?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t

A: Nem sempre. Depende do fabricante, do projeto espec\u00edfico e dos requisitos do cliente. Para projetos com demandas de maior confiabilidade, como eletr\u00f4nicos m\u00e9dicos e automotivos, a inspe\u00e7\u00e3o \u00f3ptica automatizada (AOI) \u00e9 tipicamente realizada em todas as placas.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t

\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\n\t\t
\n\t\t\t\t\t\t\t\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tQ7: Os clientes podem especificar os padr\u00f5es de inspe\u00e7\u00e3o AOI?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t

Sim. Para projetos com requisitos especiais de qualidade, a PCBCool pode seguir prioridades de inspe\u00e7\u00e3o definidas pelo cliente, crit\u00e9rios de aceita\u00e7\u00e3o, faixas de toler\u00e2ncia ou requisitos espec\u00edficos de controle de defeitos.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t
\t\t\t\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Abraash\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Abraash Vnest | Engenheiro Assistente de Design<\/div> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Abraash Vnest atua em projetos eletr\u00f4nicos ligados \u00e0 \u00e1rea de defesa, com foco no desenvolvimento de esquemas, diagn\u00f3stico de falhas em circuitos, testes e documenta\u00e7\u00e3o t\u00e9cnica. Ele tamb\u00e9m desenvolve firmware em STM32 e implementa protocolos de comunica\u00e7\u00e3o industrial, como CAN.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t
\r\n Ler Mais Artigos de Abraash Vnest \u2192<\/a>\r\n<\/div>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

Aprenda as principais considera\u00e7\u00f5es de projeto de PCBs 5G para desempenho de RF e mmWave, incluindo perda de material, controle de imped\u00e2ncia, projeto de via, estabilidade de PDN, riscos de EMI e confiabilidade de fabrica\u00e7\u00e3o.<\/p>","protected":false},"author":12,"featured_media":48209,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"slim_seo":{"title":"Guia de Design de PCB 5G para Manufatura Real | PCBCool","description":"Aprenda as principais considera\u00e7\u00f5es de projeto de PCBs 5G para desempenho de RF e mmWave, incluindo perda de material, controle de imped\u00e2ncia, projeto de via, estabilidade de PDN, riscos de EMI e confiabilidade de fabrica\u00e7\u00e3o."},"footnotes":""},"categories":[113],"tags":[122],"post_folder":[],"class_list":["post-48116","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technical-guides","tag-pcb-design"],"_links":{"self":[{"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/posts\/48116","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/users\/12"}],"replies":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/comments?post=48116"}],"version-history":[{"count":5,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/posts\/48116\/revisions"}],"predecessor-version":[{"id":48230,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/posts\/48116\/revisions\/48230"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/media\/48209"}],"wp:attachment":[{"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/media?parent=48116"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/categories?post=48116"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/tags?post=48116"},{"taxonomy":"post_folder","embeddable":true,"href":"https:\/\/pcbcool.com\/pt-br\/wp-json\/wp\/v2\/post_folder?post=48116"}],"curies":[{"name":"WP","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}