{"id":41200,"date":"2026-02-18T01:54:41","date_gmt":"2026-02-17T17:54:41","guid":{"rendered":"https:\/\/pcbcool.com\/?p=41200"},"modified":"2026-03-23T18:37:54","modified_gmt":"2026-03-23T10:37:54","slug":"pcb-via-design-guide","status":"publish","type":"post","link":"https:\/\/pcbcool.com\/pt-br\/technical-guides\/pcb-via-design-guide\/","title":{"rendered":"Guia de Design de Vias para PCB para Sele\u00e7\u00e3o e Posicionamento de Par\u00e2metros"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

\u00c0 medida que a demanda por velocidade de sinal e frequ\u00eancia em dispositivos eletr\u00f4nicos modernos continua a aumentar, as placas de circuito impresso (PCBs) est\u00e3o caminhando para projetos de maior densidade, com a tecnologia de interconex\u00e3o de alta densidade (HDI) e projetos multicamadas se tornando uma tend\u00eancia crescente.<\/p>

Diante destas tend\u00eancias, o roteamento do circuito impresso (via design) tem ganhado crescente import\u00e2ncia. N\u00e3o \u00e9 apenas essencial para as conex\u00f5es el\u00e9tricas; ele tamb\u00e9m desempenha um papel fundamental na garantia da integridade do sinal, na fabricabilidade e no desempenho t\u00e9rmico da placa de circuito.<\/p>

Portanto, para engenheiros e designers eletr\u00f4nicos modernos, \u00e9 crucial compreender como a geometria dos vias e as limita\u00e7\u00f5es de fabrica\u00e7\u00e3o afetam as decis\u00f5es de roteamento e a confiabilidade do layout.<\/p>

Este guia se concentrar\u00e1 em como manusear corretamente vias no projeto e layout de PCBs, incluindo como escolher os par\u00e2metros de via, como posicionar vias corretamente durante o roteamento e os trade-offs pr\u00e1ticos a serem considerados ao projetar PCBs de 1 a 4 camadas e placas multicamadas mais complexas.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Como os Vias S\u00e3o Utilizados Durante a Elabora\u00e7\u00e3o do Layout<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Durante o layout de PCB, vias s\u00e3o introduzidas quando as restri\u00e7\u00f5es de roteamento exigem que uma trilha seja movida para outra camada. Os projetistas normalmente come\u00e7am o roteamento nas camadas externas e inserem vias apenas quando necess\u00e1rio para evitar congestionamento, manter os comprimentos das trilhas curtos ou alcan\u00e7ar planos internos.<\/p>

Cada via consome espa\u00e7o de roteamento, introduz efeitos parasitas e adiciona custo de fabrica\u00e7\u00e3o. Por este motivo, projetistas experientes tratam as vias como elementos de projeto controlados, em vez de posicion\u00e1-las automaticamente ou excessivamente, sejam elas vias passantes, cegas, enterradas ou microvias.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Projeto de Vias Through-Hole em Placas de Circuito Impresso<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

No trabalho pr\u00e1tico de layout, vias through-hole s\u00e3o a escolha padr\u00e3o para a maioria das placas de circuito impresso (PCBs) de 1 a 4 camadas, pois s\u00e3o universalmente suportadas por fabricantes de eletr\u00f4nicos e n\u00e3o requerem planejamento especial de empilhamento. Os designers geralmente pr\u00e9-definem um ou dois tamanhos padr\u00e3o de vias through-hole na ferramenta CAD e os reutilizam ao longo do layout para manter a consist\u00eancia e a fabricabilidade. Essas vias padr\u00e3o s\u00e3o ent\u00e3o aplicadas consistentemente durante o roteamento interativo, em vez de ajustadas por rede.<\/p>

Apesar de sua simplicidade, os vias \"through-hole\" apresentam v\u00e1rias restri\u00e7\u00f5es cr\u00edticas que os engenheiros devem considerar em projetos avan\u00e7ados de PCB:<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Espa\u00e7o de Roteamento<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Do ponto de vista do layout, cada via de furo passante bloqueia os canais de roteamento em todas as camadas; \u00e9 por isso que os projetistas costumam posicion\u00e1-las mais pr\u00f3ximas dos pads dos componentes e evitam coloc\u00e1-las em corredores de roteamento densos. As vias de furo passante ocupam espa\u00e7o de roteamento em todas as camadas da placa de circuito impresso, mesmo quando o sinal transita apenas entre duas camadas espec\u00edficas.<\/p>

Isso reduz significativamente os \u201ccanais de roteamento\u201d dispon\u00edveis nas camadas internas. Uma estrat\u00e9gia de mitiga\u00e7\u00e3o comum \u00e9 a remo\u00e7\u00e3o de \u201cNon-Functional Pad\u201d (NFP), onde os an\u00e9is anulares s\u00e3o \"desativados\" em camadas onde nenhuma trilha est\u00e1 conectada ao via. Embora isso recupere algum espa\u00e7o, o furo f\u00edsico e sua folga associada ainda permanecem um obst\u00e1culo.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Via Par\u00e2metros<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Antes que o roteamento comece, os designers de PCB definem os par\u00e2metros de via com base nos limites de fabrica\u00e7\u00e3o e nos requisitos da placa. Esses par\u00e2metros incluem o di\u00e2metro da broca, o tamanho do furo final, o di\u00e2metro do pad, a largura do anel anular e a folga do antipad.<\/p>

Para a maioria das placas de baixo custo de 1-4 camadas, os projetistas selecionam valores conservadores (por exemplo, uma broca de 0,30 mm com um pad de 0,60 mm) para maximizar o rendimento e evitar problemas de confiabilidade de revestimento. Vias agressivamente pequenas podem reduzir o espa\u00e7o de roteamento, mas muitas vezes aumentam o risco e o custo de fabrica\u00e7\u00e3o. Por exemplo, vias de alimenta\u00e7\u00e3o e terra s\u00e3o frequentemente atribu\u00eddas a tamanhos de broca maiores do que vias de sinal para reduzir a resist\u00eancia e melhorar o manuseio de corrente.<\/p>

Uma vez definidas, essas dimens\u00f5es de vias s\u00e3o travadas nas regras de design, de modo que as vias colocadas durante o roteamento permane\u00e7am consistentes em toda a placa.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Dimensionamento com Contagem de Camadas (Propor\u00e7\u00e3o de Aspecto)<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

\u00c0 medida que o n\u00famero de camadas aumenta, a espessura total da placa tamb\u00e9m geralmente aumenta. Devido \u00e0s limita\u00e7\u00f5es do Aspect Ratio (a rela\u00e7\u00e3o entre a espessura da placa e o di\u00e2metro do furo), o tamanho do furo passante deve ser aumentado para garantir que a qu\u00edmica de galvanoplastia possa revestir eficazmente o centro do barril.<\/p>

\u00c0 medida que voc\u00ea aumenta o di\u00e2metro da broca, deve aumentar correspondentemente o tamanho do anel anular para manter a integridade mec\u00e2nica. Como a \u00e1rea ocupada por um via aumenta com o quadrado de seu di\u00e2metro, um pequeno aumento no tamanho da broca para uma placa espessa e de alta contagem de camadas resulta em uma perda massiva de densidade de roteamento em toda a pilha.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"A\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Integridade de Sinal: Descontinuidade e Vazios no Plano<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Em projetos de alta velocidade, manter um plano de refer\u00eancia cont\u00ednuo (geralmente Terra) \u00e9 vital para o controle de imped\u00e2ncia. Vias through-hole requerem \u201cfuros de clearance\u201d ou anti-pads nesses planos de cobre.<\/p>

Quando m\u00faltiplas vias passantes s\u00e3o dispostas em linha (como em uma pegada de conector ou um barramento), esses vazios circulares podem se fundir, criando uma grande \u201cranhura\u201d no plano de terra. Isso for\u00e7a a corrente de retorno a percorrer um longo caminho ao redor da ranhura, aumentando a indut\u00e2ncia do loop e causando desajustes de imped\u00e2ncia. Os projetistas frequentemente precisam \u201ccontornar\u201d as trilhas em torno dessas grandes \u00e1reas de vazio, o que complica o layout e pode degradar a qualidade do sinal.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Plano\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

\"Efeito \"Stub\" e Paras\u00edticos<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Talvez a desvantagem mais significativa para sinais de alta frequ\u00eancia seja o \u201cvia stub\u201d. Se um sinal transita da Camada 1 para a Camada 3 em uma placa de 6 camadas, a por\u00e7\u00e3o do barril do via que se estende da Camada 3 at\u00e9 a Camada 6 \u00e9 eletricamente \"extra\".\u201d<\/p>

Esta por\u00e7\u00e3o n\u00e3o utilizada atua como um stub ressonante ou uma antena. Ela introduz:<\/p>