{"id":48597,"date":"2026-05-25T18:25:45","date_gmt":"2026-05-25T10:25:45","guid":{"rendered":"https:\/\/pcbcool.com\/?p=48597"},"modified":"2026-05-25T18:40:48","modified_gmt":"2026-05-25T10:40:48","slug":"8-layer-pcb-stackup","status":"publish","type":"post","link":"https:\/\/pcbcool.com\/fr\/technical-guides\/8-layer-pcb-stackup\/","title":{"rendered":"Guide de conception d'empilage de circuits imprim\u00e9s \u00e0 8 couches"},"content":{"rendered":"<div data-elementor-type=\"wp-post\" data-elementor-id=\"48597\" class=\"elementor elementor-48597\" data-elementor-post-type=\"post\">\n\t\t\t\t<div class=\"wd-negative-gap elementor-element elementor-element-246cdd62 e-flex e-con-boxed e-con e-parent\" data-id=\"246cdd62\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t\t\t\t<div class=\"e-con-inner\">\n\t\t<div class=\"elementor-element elementor-element-603a1569 e-con-full e-flex e-con e-child\" data-id=\"603a1569\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t\t\t<div class=\"elementor-element elementor-element-d2281ec color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"d2281ec\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>\u00c0 mesure que les conceptions de circuits imprim\u00e9s \u00e9voluent des cartes de contr\u00f4le simples vers des syst\u00e8mes compacts dot\u00e9s de composants denses et d'interfaces haute vitesse, l'empilement commence \u00e0 affecter bien plus que le nombre de couches. Il peut d\u00e9terminer si la carte est facile \u00e0 router, si les signaux disposent de chemins de retour stables et si la conception peut \u00eatre fabriqu\u00e9e de mani\u00e8re fiable.<\/p><p>Lorsqu'une structure multicouche standard ne fournit plus suffisamment d'espace pour \u00e9quilibrer la densit\u00e9 de routage et les performances \u00e9lectriques, les concepteurs peuvent envisager un nombre de couches plus \u00e9lev\u00e9. Cependant, l'ajout de plus de couches ne cr\u00e9e pas automatiquement une carte meilleure.<\/p><p>Ce guide explique comment les ing\u00e9nieurs peuvent planifier un empilement de PCB \u00e0 8 couches pour l'int\u00e9grit\u00e9 du signal, les performances du PDN, le contr\u00f4le de l'imp\u00e9dance et la fabricabilit\u00e9.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-25f0390 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"25f0390\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-primary wd-title-style-underlined wd-title-size-large text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h2 class=\"woodmart-title-container title wd-fontsize-xxl\">Quand envisager une structure de circuit imprim\u00e9 \u00e0 8 couches ?<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-192860a color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"192860a\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Un circuit imprim\u00e9 \u00e0 4 ou 6 couches est souvent suffisant pour de nombreux produits \u00e9lectroniques g\u00e9n\u00e9raux. Ces structures fonctionnent bien lorsque la densit\u00e9 du circuit est mod\u00e9r\u00e9e, la structure d'alimentation est simple et la conception n'inclut pas d'interfaces exigeantes \u00e0 haute vitesse.<\/p><p>Une carte de circuit imprim\u00e9 \u00e0 8 couches devient envisageable lorsqu'une disposition \u00e0 6 couches peut encore \u00eatre rout\u00e9e, mais uniquement avec des compromis clairs. Cela peut se produire avec des bo\u00eetiers BGA denses, des circuits bas\u00e9s sur FPGA, plusieurs rails de tension ou des exigences EMI plus strictes.<\/p><p>La valeur d'une pile de 8 couches ne r\u00e9side pas uniquement dans le nombre de couches suppl\u00e9mentaires. Elle offre aux ing\u00e9nieurs plus d'espace pour s\u00e9parer les groupes de signaux et organiser les structures d'alimentation et de masse avant de passer \u00e0 un circuit imprim\u00e9 de 10 ou 12 couches plus co\u00fbteux.<\/p><p>Les principaux avantages comprennent :<\/p><ul><li>Plus d'espace de routage pour les implantations denses et la d\u00e9rivation des BGA<\/li><li>Meilleur support de plan de r\u00e9f\u00e9rence pour le routage \u00e0 imp\u00e9dance contr\u00f4l\u00e9e<\/li><li>Contr\u00f4le am\u00e9lior\u00e9 du chemin de retour pour les signaux \u00e0 haute vitesse<\/li><li>Planification plus flexible des plans de puissance et de masse<\/li><li>Meilleure s\u00e9paration entre les circuits num\u00e9riques, analogiques, d'horloge et d'alimentation<\/li><li>Meilleur contr\u00f4le des IEM et de la diaphonie que les conceptions \u00e0 nombre de couches inf\u00e9rieur<\/li><\/ul><p>En ce sens, un circuit imprim\u00e9 \u00e0 8 couches repr\u00e9sente souvent le juste milieu pratique entre une conception limit\u00e9e \u00e0 6 couches et une structure multicouche plus co\u00fbteuse.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-b176424 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"b176424\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-primary wd-title-style-underlined wd-title-size-large text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h2 class=\"woodmart-title-container title wd-fontsize-xxl\">Configurations courantes de structure de carte de circuit imprim\u00e9 \u00e0 8 couches<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-e51b7cb wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"e51b7cb\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Configuration A : Empilement mixte \u00e9quilibr\u00e9 des signaux<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-628fd59 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"628fd59\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<table><thead><tr><th>Couche<\/th><th>Fonction<\/th><\/tr><\/thead><tbody><tr><td>L1<\/td><td>Signal<\/td><\/tr><tr><td>L2<\/td><td>Sol<\/td><\/tr><tr><td>L3<\/td><td>Signal<\/td><\/tr><tr><td>L4<\/td><td>Pouvoir<\/td><\/tr><tr><td>L5<\/td><td>Pouvoir<\/td><\/tr><tr><td>L6<\/td><td>Signal<\/td><\/tr><tr><td>Septi\u00e8me ligne<\/td><td>Sol<\/td><\/tr><tr><td>Lait<\/td><td>Signal<\/td><\/tr><\/tbody><\/table><p>Cette structure utilise quatre couches de signaux, deux couches d'alimentation et deux couches de masse. Les couches de signaux sont proches des plans de r\u00e9f\u00e9rence internes, ce qui permet de maintenir des chemins de retour plus courts et un comportement d'imp\u00e9dance plus pr\u00e9visible.<\/p><p>La configuration A convient aux conceptions \u00e0 signaux mixtes telles que les cartes ADC\/DAC, les syst\u00e8mes MCU compacts et les circuits imprim\u00e9s combinant des circuits num\u00e9riques et analogiques. Elle offre aux concepteurs un espace de routage suffisant pour s\u00e9parer les groupes de signaux tout en maintenant les traces critiques \u00e0 proximit\u00e9 de plans de r\u00e9f\u00e9rence stables.<\/p><p>La principale consid\u00e9ration de conception est la partition des plans d'alimentation. Si la carte inclut plusieurs domaines de tension, les couches d'alimentation peuvent n\u00e9cessiter une division, ce qui accro\u00eet l'importance du d\u00e9couplage, du placement des condensateurs et de la revue du r\u00e9seau d'alimentation.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-8f01750 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"8f01750\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Configuration B : Empilement coupl\u00e9 des plans de puissance et de masse<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-6abe8f0 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"6abe8f0\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<table><thead><tr><th>Couche<\/th><th>Fonction<\/th><\/tr><\/thead><tbody><tr><td>L1<\/td><td>Signal<\/td><\/tr><tr><td>L2<\/td><td>Sol<\/td><\/tr><tr><td>L3<\/td><td>Signal<\/td><\/tr><tr><td>L4<\/td><td>Pouvoir<\/td><\/tr><tr><td>L5<\/td><td>Sol<\/td><\/tr><tr><td>L6<\/td><td>Signal<\/td><\/tr><tr><td>Septi\u00e8me ligne<\/td><td>Pouvoir<\/td><\/tr><tr><td>Lait<\/td><td>Signal<\/td><\/tr><\/tbody><\/table><p>Cette pile place les plans d'alimentation et de masse plus pr\u00e8s l'un de l'autre afin de r\u00e9duire la surface de boucle dans le r\u00e9seau de distribution d'\u00e9nergie. Lorsque l'espacement di\u00e9lectrique est correctement contr\u00f4l\u00e9, cette structure peut supporter une meilleure distribution du courant transitoire et une int\u00e9grit\u00e9 de puissance am\u00e9lior\u00e9e.<\/p><p>La configuration B est souvent utilis\u00e9e dans les conceptions \u00e0 haute vitesse num\u00e9rique ou \u00e0 courant \u00e9lev\u00e9, en particulier les cartes avec FPGA, DDR4, PCIe Gen3, processeurs multi-c\u0153urs ou autres p\u00e9riph\u00e9riques qui imposent des exigences plus strictes sur le PDN.<\/p><p>Le compromis est une flexibilit\u00e9 r\u00e9duite en mati\u00e8re de routage et de planification de plans. Les divisions de plans, le d\u00e9couplage des chemins et la continuit\u00e9 du courant de retour n\u00e9cessitent un examen attentif.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-1118880 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"1118880\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Configuration C : Empilement de fiabilit\u00e9 sym\u00e9trique<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-2a5cdd5 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"2a5cdd5\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<table><thead><tr><th>Couche<\/th><th>Fonction<\/th><\/tr><\/thead><tbody><tr><td>L1<\/td><td>Signal<\/td><\/tr><tr><td>L2<\/td><td>Sol<\/td><\/tr><tr><td>L3<\/td><td>Pouvoir<\/td><\/tr><tr><td>L4<\/td><td>Signal<\/td><\/tr><tr><td>L5<\/td><td>Signal<\/td><\/tr><tr><td>L6<\/td><td>Pouvoir<\/td><\/tr><tr><td>Septi\u00e8me ligne<\/td><td>Sol<\/td><\/tr><tr><td>Lait<\/td><td>Signal<\/td><\/tr><\/tbody><\/table><p>Cette structure se concentre sur l'\u00e9quilibre m\u00e9canique. Une pile plus sym\u00e9trique peut aider \u00e0 r\u00e9duire le gauchissement pendant la stratification et le reflow, en particulier pour les ensembles de circuits imprim\u00e9s plus grands ou soumis \u00e0 des contraintes thermiques.<\/p><p>La configuration C convient aux contr\u00f4leurs industriels, aux ensembles denses et aux cartes comportant des composants volumineux ou g\u00e9n\u00e9rant de la chaleur. Elle est utile lorsque la stabilit\u00e9 m\u00e9canique rev\u00eat autant d'importance que la densit\u00e9 de routage.<\/p><p>La limite r\u00e9side dans le fait que certaines couches de signal peuvent ne pas avoir d'adjacence de plan de r\u00e9f\u00e9rence id\u00e9ale. Les concepteurs peuvent avoir besoin d'ajuster l'\u00e9paisseur du di\u00e9lectrique, la g\u00e9om\u00e9trie de la trace ou la strat\u00e9gie de routage pour r\u00e9pondre aux exigences d'imp\u00e9dance contr\u00f4l\u00e9e.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-8166b2a wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"8166b2a\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-primary wd-title-style-underlined wd-title-size-large text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h2 class=\"woodmart-title-container title wd-fontsize-xxl\">Allocation des couches de signal dans un circuit imprim\u00e9 \u00e0 8 couches<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-576ceac color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"576ceac\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Une fois la pile s\u00e9lectionn\u00e9e, les concepteurs doivent d\u00e9cider de la mani\u00e8re dont les diff\u00e9rents groupes de signaux sont attribu\u00e9s aux couches disponibles. L'exemple qui suit est bas\u00e9 sur un circuit imprim\u00e9 \u00e0 8 couches avec des interfaces num\u00e9riques \u00e0 haute vitesse telles que DDR4 et PCIe Gen3.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-8957549 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"8957549\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Couche de signal sup\u00e9rieure pour paires diff\u00e9rentielles PCIe<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-c77a1b4 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"c77a1b4\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>La couche 1 est souvent utilis\u00e9e pour les signaux critiques \u00e0 haute vitesse tels que les paires diff\u00e9rentielles PCIe. Le routage de PCIe_TX_P\/N et PCIe_RX_P\/N sur la couche sup\u00e9rieure peut r\u00e9duire les transitions de via inutiles et aider \u00e0 pr\u00e9server l'int\u00e9grit\u00e9 du signal.<\/p><p>Si des vias sont n\u00e9cessaires, le placement sym\u00e9trique des vias et le contr\u00f4le des stub deviennent importants pour maintenir l'\u00e9quilibre diff\u00e9rentiel.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-bf3c108 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"bf3c108\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Couches de signal interne pour le routage d'adresses et de commandes DDR4<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-34bcf5f color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"34bcf5f\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les signaux d&#x27;adresse et de commande DDR4 doivent utiliser des pistes courtes, de longueur adapt\u00e9e, ainsi que des plans de r\u00e9f\u00e9rence adjacents stables. Ces signaux peuvent inclure DDR4_A0\u2013A16, RAS#, CAS# et WE#.<\/p><p>Une approche pratique consiste \u00e0 placer les groupes d'adresses et de commandes sur des couches de signaux internes disponibles o\u00f9 ils peuvent maintenir un support de r\u00e9f\u00e9rence coh\u00e9rent et \u00e9viter un couplage inutile avec les lignes de donn\u00e9es DDR4.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-37fec90 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"37fec90\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Couches de signal interne pour le routage des donn\u00e9es et des horloges DDR4<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-db925b6 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"db925b6\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les signaux DDR4 DQ et DQS sont des signaux num\u00e9riques \u00e0 haute vitesse qui n\u00e9cessitent un contr\u00f4le de routage strict. Ils doivent \u00eatre s\u00e9par\u00e9s des lignes de contr\u00f4le de commutation dans la mesure du possible et rout\u00e9s avec une imp\u00e9dance stable et une correspondance de longueur.<\/p><p>Les paires DQS sont particuli\u00e8rement importantes car elles servent de r\u00e9f\u00e9rences de synchronisation pour le transfert de donn\u00e9es DDR4. Un espacement constant, des discontinuit\u00e9s limit\u00e9es et des chemins de retour pr\u00e9visibles contribuent \u00e0 prot\u00e9ger la marge de synchronisation.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-e4cc401 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"e4cc401\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Couche de signal inf\u00e9rieure pour signaux plus lents<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-45d5655 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"45d5655\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>La couche 8 est souvent utilis\u00e9e pour les signaux plus lents tels que les GPIO, les lignes de contr\u00f4le \u00e0 basse vitesse, les signaux de configuration et le routage secondaire.<\/p><p>Ces signaux sont moins sensibles que les traces DDR4 ou PCIe, mais ils n\u00e9cessitent n\u00e9anmoins une planification appropri\u00e9e du plan de r\u00e9f\u00e9rence. Les signaux lents peuvent toujours cr\u00e9er des probl\u00e8mes s'ils traversent des divisions de plan ou passent par des zones d'alimentation bruyantes.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-788e200 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"788e200\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Plans de masse et domaines de tension<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-c8ab228 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"c8ab228\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les plans de masse continus fournissent des chemins de retour \u00e0 faible imp\u00e9dance et aident \u00e0 isoler les domaines \u00e0 haute et basse vitesse. Lorsque les plans de signal sont proches des plans de masse, les courants de retour peuvent suivre des chemins plus courts et plus pr\u00e9visibles.<\/p><p>De nombreuses cartes PCB \u00e0 8 couches comprennent \u00e9galement plusieurs domaines de tension, tels que l'alimentation centrale de 1,2 V, l'E\/S de 3,3 V et l'alimentation auxiliaire de 5 V. Le placement des vias, l'emplacement des condensateurs de d\u00e9couplage et les limites de plan doivent \u00eatre planifi\u00e9s pour r\u00e9duire le couplage de bruit entre les rails de tension. Dans certaines conceptions, des r\u00e8gles d'espacement des vias telles que 10 \u00e0 15 mils peuvent \u00eatre utilis\u00e9es pour r\u00e9duire la discontinuit\u00e9 d'imp\u00e9dance locale et contr\u00f4ler le couplage entre les domaines.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-11fc04a wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"11fc04a\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-primary wd-title-style-underlined wd-title-size-large text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h2 class=\"woodmart-title-container title wd-fontsize-xxl\">Optimisation de l'alimentation dans un circuit imprim\u00e9 \u00e0 8 couches<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-dfa9ec1 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"dfa9ec1\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Couplage des plans de masse et d'alimentation<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-74a1e10 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"74a1e10\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>L&#x27;utilisation de deux plans d&#x27;alimentation au lieu d&#x27;un seul peut am\u00e9liorer la distribution du courant au sein du r\u00e9seau d&#x27;alimentation (PDN). Lorsque les plans d&#x27;alimentation et de masse adjacents sont s\u00e9par\u00e9s par une \u00e9paisseur de di\u00e9lectrique inf\u00e9rieure \u00e0 4 mils, l&#x27;inductance de boucle du PDN peut \u00eatre r\u00e9duite d&#x27;environ 40% dans des conditions d&#x27;empilement contr\u00f4l\u00e9es.<\/p><p>Ce couplage \u00e9troit entre l'alimentation et la masse peut aider \u00e0 fournir un courant transitoire rapide aux FPGA, DDR4 et aux rails d'alimentation du processeur. Dans certaines conditions de conception, l'imp\u00e9dance entre les plans peut \u00eatre maintenue en dessous de 5 milliohms \u00e0 des fr\u00e9quences sup\u00e9rieures \u00e0 100 MHz.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-4194c24 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"4194c24\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Partitionnement du pouvoir multi-domaines<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-ce8e238 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"ce8e238\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>De nombreux circuits imprim\u00e9s \u00e0 8 couches doivent prendre en charge plusieurs domaines de tension, tels qu'une alimentation de c\u0153ur de 1,2 V, une alimentation d'E\/S de 3,3 V et une alimentation auxiliaire de 5 V. Ces domaines peuvent partager la m\u00eame r\u00e9f\u00e9rence de masse, mais leurs r\u00e9gions d'alimentation et leurs allocations de vias doivent n\u00e9anmoins \u00eatre contr\u00f4l\u00e9es avec soin.<\/p><p>Maintenir un espacement de vias dans la plage de 10 \u00e0 15 mils entre les diff\u00e9rents domaines d'alimentation peut aider \u00e0 r\u00e9duire les discontinuit\u00e9s d'imp\u00e9dance locales et \u00e0 limiter le couplage de bruit entre les rails de tension. Les s\u00e9parations de plans, le placement des vias et les chemins de d\u00e9couplage doivent \u00eatre planifi\u00e9s conjointement pour maintenir chaque chemin d'alimentation stable et bien r\u00e9f\u00e9renc\u00e9 \u00e0 la masse.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-96bd7a3 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"96bd7a3\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Planification des vias thermiques dans les zones de PDN denses<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-27c96e1 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"27c96e1\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les r\u00e9seaux de vias thermiques peuvent aider \u00e0 transf\u00e9rer la chaleur des r\u00e9gulateurs, des MOSFET et des composants \u00e0 courant \u00e9lev\u00e9 vers les plans de cuivre internes.<\/p><p>Par exemple, des r\u00e9seaux de vias thermiques de 10 mils espac\u00e9s de 12 \u00e0 15 mils peuvent am\u00e9liorer la dissipation thermique des r\u00e9gulateurs et des MOSFET. Dans certaines conditions de conception, 100 vias thermiques peuvent permettre une r\u00e9duction de la r\u00e9sistance thermique d'environ 0,08 \u00e0 0,12 \u00b0C\/W.<\/p><p>Le b\u00e9n\u00e9fice thermique r\u00e9el d\u00e9pend de l'\u00e9paisseur de la carte, du poids du cuivre, du placage des vias, de la connexion du plan de cuivre et de la taille de la source de chaleur.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-edc9b17 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"edc9b17\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Inductance de retour pour les interfaces DDR4<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-221d3d9 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"221d3d9\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Pour les interfaces DDR4, la conception de la PDN et du chemin de retour affecte directement la marge de synchronisation et le bruit de commutation simultan\u00e9e. Dans la base de conception d\u00e9crite ici, maintenir l'inductance du chemin de retour en dessous de 0,5 nH\/pouce contribue \u00e0 r\u00e9duire le bruit de commutation simultan\u00e9e pendant le fonctionnement de la DDR4.<\/p><p>Cela n\u00e9cessite des plans de r\u00e9f\u00e9rence continus, des chemins de via courts, un placement de d\u00e9couplage appropri\u00e9 et une s\u00e9paration soign\u00e9e entre les domaines d'alimentation.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-111fe4e wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"111fe4e\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-primary wd-title-style-underlined wd-title-size-large text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h2 class=\"woodmart-title-container title wd-fontsize-xxl\">R\u00e8gles de routage et contr\u00f4le d'imp\u00e9dance<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-e5dee71 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"e5dee71\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Imp\u00e9dance et appariement des longueurs DDR4<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-0b17e28 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"0b17e28\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>L'acheminement du bus de donn\u00e9es DDR4 sur un circuit imprim\u00e9 \u00e0 8 couches n\u00e9cessite un contr\u00f4le minutieux de l'imp\u00e9dance et de la longueur afin de maintenir les marges de configuration et de maintien \u00e0 des d\u00e9bits de plusieurs gigabits par seconde.<\/p><p>\u00c0 titre de base de conception g\u00e9n\u00e9rale, les pistes DDR4 DQ \u00e0 extr\u00e9mit\u00e9 unique peuvent utiliser une plage de largeurs de 5 \u00e0 8 mils, avec une s\u00e9paration di\u00e9lectrique d'environ 3,9 mils par rapport au plan de r\u00e9f\u00e9rence adjacent, afin de maintenir une imp\u00e9dance cible de 50\u03a9. La largeur de piste finale doit n\u00e9anmoins \u00eatre confirm\u00e9e en fonction de l'empilement r\u00e9el, de la constante di\u00e9lectrique, de l'\u00e9paisseur du cuivre et de l'\u00e9tat de la masque de soudure.<\/p><p>Pour la correspondance de longueur, les interfaces DIMM non tamponn\u00e9es peuvent autoriser une tol\u00e9rance d'environ \u00b15 mils, tandis que les interfaces DIMM enregistr\u00e9es \u00e0 des fr\u00e9quences d'horloge plus \u00e9lev\u00e9es peuvent n\u00e9cessiter un contr\u00f4le plus strict, tel que \u00b12 mils. Ces tol\u00e9rances aident \u00e0 contr\u00f4ler le d\u00e9salignement de d\u00e9lai de propagation entre les voies d'octets et \u00e0 r\u00e9duire le risque de d\u00e9faillance temporelle lors des transitions simultan\u00e9es de lecture\/\u00e9criture.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-d2ea0c2 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"d2ea0c2\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Isolation des adresses et des signaux de commande<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-aad484b color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"aad484b\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les signaux d&#x27;adresse et de commande doivent \u00eatre s\u00e9par\u00e9s des groupes de signaux bruyants ou \u00e0 commutation rapide. Dans une approche de routage, les signaux de commande tels que A0\u2013A15 peuvent \u00eatre achemin\u00e9s sur une couche de signaux interne comportant des pistes de 6 mil, tandis que les signaux RAS#, CAS# et WE# peuvent \u00eatre isol\u00e9s sur une autre couche comportant des pistes de 5 mil.<\/p><p>\u00c0 1 GHz, une piste de 5 milli\u00e8mes de pouce avec une s\u00e9paration di\u00e9lectrique de 3,9 milli\u00e8mes de pouce peut produire un coefficient de couplage sup\u00e9rieur \u00e0 0,35 lorsque l'espacement est insuffisant. S\u00e9parer les bus de commandes par couche peut r\u00e9duire le couplage de extr\u00e9mit\u00e9 proche et contribuer \u00e0 minimiser l'ambigu\u00eft\u00e9 temporelle ou les \u00e9v\u00e9nements de s\u00e9lection de rang erron\u00e9s.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-d505045 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"d505045\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Routage de paires diff\u00e9rentielles PCIe Gen3<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-e9c0a2c color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"e9c0a2c\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les pistes diff\u00e9rentielles PCIe Gen3 utilisent g\u00e9n\u00e9ralement une largeur de piste d'environ 8 mils et un espacement intra-paire de 3 \u00e0 4 mils pour maintenir une imp\u00e9dance diff\u00e9rentielle de 100\u03a9, en fonction de l'empilement r\u00e9el.<\/p><p>L'asym\u00e9trie des paires doit \u00eatre contr\u00f4l\u00e9e \u00e0 environ \u00b110 mils. Lorsque des vias sont requis, un recuit arri\u00e8re ou un per\u00e7age \u00e0 profondeur contr\u00f4l\u00e9e peut \u00eatre n\u00e9cessaire pour r\u00e9duire les moignons de via r\u00e9siduels \u00e0 environ 5 mils, car la r\u00e9sonance des moignons peut devenir une discontinuit\u00e9 majeure au-dessus de 4 GHz.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-735c166 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"735c166\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Consid\u00e9rations relatives au routage PCIe Gen4<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-de0362a color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"de0362a\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>La norme PCIe Gen4 exige un contr\u00f4le de routage plus strict que la norme PCIe Gen3. Dans la base de conception d'origine, le routage PCIe Gen4 requiert un couplage diff\u00e9rentiel dont la longueur est sup\u00e9rieure \u00e0 800 mils, tout en maintenant des ouvertures d'\u0153il du r\u00e9cepteur de 180 mV ou plus.<\/p><p>Ces valeurs doivent \u00eatre confirm\u00e9es par simulation et le guide de conception du chipset ou de l'interface pertinent.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-6a80d53 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"6a80d53\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Vias borgnes et parasites de via<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-d70e4ea color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"d70e4ea\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les vias borgnes peuvent r\u00e9duire les r\u00e9flexions li\u00e9es aux stub par rapport aux vias traversants, particuli\u00e8rement dans les conceptions \u00e0 haute vitesse sur 8 couches o\u00f9 les discontinuit\u00e9s sup\u00e9rieures \u00e0 100 MHz deviennent plus importantes.<\/p><p>Pour les vias de signal, la capacit\u00e9 parasite moyenne peut \u00eatre estim\u00e9e \u00e0 environ 0,8 pF. Le placement sym\u00e9trique des vias entre les paires diff\u00e9rentielles est important pour maintenir l'\u00e9quilibre de la paire et la continuit\u00e9 de l'imp\u00e9dance.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-ff55d59 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"ff55d59\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-primary wd-title-style-underlined wd-title-size-large text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h2 class=\"woodmart-title-container title wd-fontsize-xxl\">Contraintes de fabrication pour circuit imprim\u00e9 8 couches<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-50b10a7 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"50b10a7\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Via le rapport d'aspect et les limites de per\u00e7age<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-b166c89 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"b166c89\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Le rapport d'aspect du diam\u00e8tre \u00e0 la profondeur du trou est l'une des principales contraintes de fabrication pour les circuits imprim\u00e9s \u00e0 8 couches. Une plage courante se situe entre 8:1 et 12:1, en fonction de l'\u00e9paisseur de la carte, du diam\u00e8tre du trou, de la capacit\u00e9 de placage et des exigences de fiabilit\u00e9.<\/p><p>Si le rapport d'aspect est trop \u00e9lev\u00e9, la pr\u00e9cision du per\u00e7age, l'uniformit\u00e9 du placage et la fiabilit\u00e9 \u00e0 long terme peuvent \u00eatre affect\u00e9es. Des rapports d'aspect plus \u00e9lev\u00e9s peuvent \u00e9galement augmenter le co\u00fbt car ils n\u00e9cessitent un contr\u00f4le de processus plus strict.<\/p><p>Les \u00e9paisseurs de pr\u00e9impr\u00e9gn\u00e9 comprises entre 0,003 et 0,007 pouce et les \u00e9paisseurs de c\u0153ur comprises entre 0,031 et 0,062 pouce peuvent influencer la profondeur de via r\u00e9alisable, la taille du trou de forage et la plage d'imp\u00e9dance.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-9abe17b wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"9abe17b\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">C\u00e9cit\u00e9 via la complexit\u00e9 des co\u00fbts et des processus<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-ffe295d color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"ffe295d\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les vias borgnes peuvent r\u00e9duire les r\u00e9flexions de stub et supporter un routage haute densit\u00e9, mais ils sont plus co\u00fbteux que les vias traversants standard.<\/p><p>Dans les conceptions DDR4 et PCIe Gen3, les vias aveugles peuvent augmenter le co\u00fbt des circuits imprim\u00e9s de 40% \u00e0 50% par rapport aux structures \u00e0 vias traversants, en fonction des \u00e9tapes de stratification, des exigences en mati\u00e8re de per\u00e7age au laser, du rendement et des capacit\u00e9s des fournisseurs.<\/p><p>Les vias borgnes doivent \u00eatre s\u00e9lectionn\u00e9s pour des besoins de conception clairs, tels que l'\u00e9clatement BGA haute densit\u00e9, l'am\u00e9lioration de l'int\u00e9grit\u00e9 du signal ou les limitations de routage.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-ea44e5b wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"ea44e5b\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Poids du cuivre et largeur minimale de piste<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-d091e9d color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"d091e9d\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p><a href=\"https:\/\/pcbcool.com\/fr\/technical-guides\/pcb-copper-thickness-guide\/\">Poids du cuivre<\/a> affecte \u00e0 la fois la capacit\u00e9 actuelle et la fabricabilit\u00e9. Le cuivre d'une demi-once peut supporter des pistes plus fines, telles que des pistes de 3 mils pour le report de BGA haute densit\u00e9, mais il a une capacit\u00e9 de transport de courant plus faible.<\/p><p>Le cuivre de deux onces peut supporter un courant plus \u00e9lev\u00e9, mais il n\u00e9cessite g\u00e9n\u00e9ralement des pistes plus larges et un espacement plus important. Dans certains proc\u00e9d\u00e9s, le cuivre de deux onces peut n\u00e9cessiter des largeurs de piste minimales d'environ 8 milli\u00e8mes de pouce tout en permettant des courants de piste sup\u00e9rieurs \u00e0 15 amp\u00e8res.<\/p><p>Un cuivre plus \u00e9pais rend \u00e9galement le contr\u00f4le de la gravure plus difficile, ce qui peut affecter la pr\u00e9cision de l'imp\u00e9dance.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-51414f4 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"51414f4\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Contr\u00f4le de la sym\u00e9trie et de la d\u00e9formation de la lamination<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-dfc0a46 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"dfc0a46\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Une structure sym\u00e9trique permet de r\u00e9duire la d\u00e9formation apr\u00e8s refusion. Ceci est particuli\u00e8rement important pour les grandes cartes, les conceptions soumises \u00e0 des contraintes thermiques, ou les assemblages avec des composants denses tels que les appareils FPGA et DDR4.<\/p><p>La r\u00e9partition du cuivre doit \u00eatre \u00e9quilibr\u00e9e dans la pile autant que possible. Une charge de cuivre in\u00e9gale peut cr\u00e9er des contraintes pendant la lamination et l'assemblage.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-7d400b6 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"7d400b6\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-medium text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h3 class=\"woodmart-title-container title wd-fontsize-xl\">Limites de TLC et tol\u00e9rances de fabrication<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-d671878 color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"d671878\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Les V\u00e9rifications de R\u00e8gles de Conception, ou DRC, d\u00e9finissent les limites fabricables pour la largeur des pistes, l'espacement des pistes, le diam\u00e8tre des vias, l'anneau de garde, le d\u00e9gagement de la s\u00e9rigraphie et l'espacement du cuivre.<\/p>\n<p>Les r\u00e8gles de la RDC devraient \u00eatre bas\u00e9es sur le <a href=\"https:\/\/pcbcool.com\/fr\/capabilities\/\">Capacit\u00e9 r\u00e9elle de fabrication des circuits imprim\u00e9s<\/a>. La tol\u00e9rance de l'\u00e9paisseur du cuivre et la variation de la constante di\u00e9lectrique peuvent affecter l'imp\u00e9dance et les performances \u00e9lectriques finales.<\/p>\n<p>Fixer des limites de DRC r\u00e9alistes d\u00e8s le d\u00e9part permet de r\u00e9duire les d\u00e9fauts de fabrication et d'\u00e9viter des retouches co\u00fbteuses de prototypes.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-8f81354 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"8f81354\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-primary wd-title-style-underlined wd-title-size-large text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h2 class=\"woodmart-title-container title wd-fontsize-xxl\">Pens\u00e9es finales<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-85b193c color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"85b193c\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Une carte de circuit imprim\u00e9 fiable ne se d\u00e9finit pas uniquement par son nombre de couches. Elle d\u00e9pend de la planification de l'empilement, du contr\u00f4le de l'imp\u00e9dance, des chemins de retour, de la conception de l'alimentation (PDN), de la structure des vias et de la fabricabilit\u00e9, qui fonctionnent ensemble d\u00e8s le d\u00e9part.<\/p><p><a href=\"https:\/\/pcbcool.com\/fr\/\">PCBCool<\/a> prises en charge <a href=\"https:\/\/pcbcool.com\/fr\/services\/pcb-manufacturing\/\">Fabrication de circuits imprim\u00e9s<\/a> de 1 \u00e0 40 couches, y compris les cartes \u00e0 imp\u00e9dance contr\u00f4l\u00e9e, <a href=\"https:\/\/pcbcool.com\/fr\/technologies\/hdi-pcb\/\">PCB HDI<\/a>, cartes num\u00e9riques \u00e0 haute vitesse, et des conceptions multicouches complexes. Que votre projet implique de la DDR4, du PCIe, des FPGA, de l'\u00e9vasement dense BGA ou des exigences de fabrication difficiles, nos \u00e9quipes d'ing\u00e9nierie et de fabrication peuvent vous aider \u00e0 le rendre r\u00e9alisable.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<div class=\"wd-negative-gap elementor-element elementor-element-574f1fd6 e-flex e-con-boxed e-con e-parent\" data-id=\"574f1fd6\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t\t\t\t<div class=\"e-con-inner\">\n\t\t\t\t<div class=\"elementor-element elementor-element-5c60c6b5 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"5c60c6b5\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-primary wd-title-style-underlined wd-title-size-large text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<h2 class=\"woodmart-title-container title wd-fontsize-xxl\">Foire Aux Questions (FAQ)<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<div class=\"elementor-element elementor-element-138a87ec e-con-full e-flex e-con e-child\" data-id=\"138a87ec\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t<div class=\"elementor-element elementor-element-7feee959 e-con-full e-flex e-con e-child\" data-id=\"7feee959\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t\t\t<div class=\"elementor-element elementor-element-22e96f85 elementor-widget elementor-widget-wd_accordion\" data-id=\"22e96f85\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_accordion.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\n\t\t<div class=\"wd-accordion wd-style-shadow wd-titles-left wd-opener-pos-left wd-opener-style-arrow\" data-state=\"all_closed\">\n\t\t\t\t\t\t\t\n\t\t\t\t<div class=\"wd-accordion-item\">\n\t\t\t\t\t<div class=\"wd-accordion-title wd-role-btn\" data-accordion-index=\"0\" tabindex=\"0\">\n\t\t\t\t\t\t<div class=\"wd-accordion-title-text\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t<span>\n\t\t\t\t\t\t\t\tQ1 : La pile doit-elle \u00eatre confirm\u00e9e avant la disposition ?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<span class=\"wd-accordion-opener\"><\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<div class=\"wd-accordion-content wd-entry-content\" data-accordion-index=\"0\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t<p>Oui. Si cela change ult\u00e9rieurement, la largeur des pistes, l'espacement, l'imp\u00e9dance, la structure des vias et la strat\u00e9gie de routage pourraient tous devoir \u00eatre ajust\u00e9s.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t<div class=\"wd-accordion-item\">\n\t\t\t\t\t<div class=\"wd-accordion-title wd-role-btn\" data-accordion-index=\"1\" tabindex=\"0\">\n\t\t\t\t\t\t<div class=\"wd-accordion-title-text\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t<span>\n\t\t\t\t\t\t\t\tQ2 : Dois-je utiliser le empilement standard du fabricant ?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<span class=\"wd-accordion-opener\"><\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<div class=\"wd-accordion-content wd-entry-content\" data-accordion-index=\"1\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t<p>Dans de nombreux cas, oui. Un empilement standard est g\u00e9n\u00e9ralement plus facile \u00e0 fabriquer, plus stable en production et plus rentable.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t<div class=\"wd-accordion-item\">\n\t\t\t\t\t<div class=\"wd-accordion-title wd-role-btn\" data-accordion-index=\"2\" tabindex=\"0\">\n\t\t\t\t\t\t<div class=\"wd-accordion-title-text\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t<span>\n\t\t\t\t\t\t\t\tQ3: Chaque circuit imprim\u00e9 \u00e0 8 couches n\u00e9cessite-t-il une imp\u00e9dance contr\u00f4l\u00e9e ?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<span class=\"wd-accordion-opener\"><\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<div class=\"wd-accordion-content wd-entry-content\" data-accordion-index=\"2\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t<p>Non. Si la carte ne comprend pas d'interfaces sensibles au temps ou \u00e0 haute vitesse, l'imp\u00e9dance contr\u00f4l\u00e9e peut ne pas \u00eatre n\u00e9cessaire.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t<div class=\"wd-accordion-item\">\n\t\t\t\t\t<div class=\"wd-accordion-title wd-role-btn\" data-accordion-index=\"3\" tabindex=\"0\">\n\t\t\t\t\t\t<div class=\"wd-accordion-title-text\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t<span>\n\t\t\t\t\t\t\t\tQ4 : Que dois-je fournir pour l'examen d'imp\u00e9dance ?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<span class=\"wd-accordion-opener\"><\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<div class=\"wd-accordion-content wd-entry-content\" data-accordion-index=\"3\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t<p>R : Le fabricant a besoin de l'imp\u00e9dance cible, de la couche de routage, du plan de r\u00e9f\u00e9rence, des limites de largeur de piste ou d'espace, de l'\u00e9paisseur de la carte, du poids du cuivre, du mat\u00e9riau di\u00e9lectrique et de l'\u00e9tat de la masque de soudure. Pour les paires diff\u00e9rentielles, l'espacement des paires et la couche de routage doivent \u00e9galement \u00eatre confirm\u00e9s.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<div class=\"elementor-element elementor-element-2b32d82c e-con-full e-flex e-con e-child\" data-id=\"2b32d82c\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t\t\t<div class=\"elementor-element elementor-element-a272c7d elementor-widget elementor-widget-wd_accordion\" data-id=\"a272c7d\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_accordion.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\n\t\t<div class=\"wd-accordion wd-style-shadow wd-titles-left wd-opener-pos-left wd-opener-style-arrow\" data-state=\"all_closed\">\n\t\t\t\t\t\t\t\n\t\t\t\t<div class=\"wd-accordion-item\">\n\t\t\t\t\t<div class=\"wd-accordion-title wd-role-btn\" data-accordion-index=\"0\" tabindex=\"0\">\n\t\t\t\t\t\t<div class=\"wd-accordion-title-text\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t<span>\n\t\t\t\t\t\t\t\t5 : Qu'est-ce qui augmente habituellement le co\u00fbt d'un circuit imprim\u00e9 \u00e0 8 couches ?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<span class=\"wd-accordion-opener\"><\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<div class=\"wd-accordion-content wd-entry-content\" data-accordion-index=\"0\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t<p>Le co\u00fbt augmente g\u00e9n\u00e9ralement lorsque la carte n\u00e9cessite un espacement de piste plus serr\u00e9, des vias plus petits, des vias aveugles ou enfouis, un per\u00e7age arri\u00e8re, des mat\u00e9riaux sp\u00e9ciaux, un cuivre plus \u00e9pais, une imp\u00e9dance contr\u00f4l\u00e9e, une finition de surface difficile ou des exigences d'inspection plus strictes.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t<div class=\"wd-accordion-item\">\n\t\t\t\t\t<div class=\"wd-accordion-title wd-role-btn\" data-accordion-index=\"1\" tabindex=\"0\">\n\t\t\t\t\t\t<div class=\"wd-accordion-title-text\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t<span>\n\t\t\t\t\t\t\t\tFaut-il demander un coupon de test d'imp\u00e9dance ?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<span class=\"wd-accordion-opener\"><\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<div class=\"wd-accordion-content wd-entry-content\" data-accordion-index=\"1\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t<p>A : Pour les circuits imprim\u00e9s \u00e0 imp\u00e9dance contr\u00f4l\u00e9e, oui. Un coupon d'imp\u00e9dance permet de v\u00e9rifier si le circuit fini correspond \u00e0 l'imp\u00e9dance cible apr\u00e8s fabrication, au lieu de s'appuyer uniquement sur le calcul.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t<div class=\"wd-accordion-item\">\n\t\t\t\t\t<div class=\"wd-accordion-title wd-role-btn\" data-accordion-index=\"2\" tabindex=\"0\">\n\t\t\t\t\t\t<div class=\"wd-accordion-title-text\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t<span>\n\t\t\t\t\t\t\t\tQ7 : Comment d\u00e9marrer un projet de PCB \u00e0 8 couches avec PCBCool ?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<span class=\"wd-accordion-opener\"><\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<div class=\"wd-accordion-content wd-entry-content\" data-accordion-index=\"2\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t<p>Veuillez envoyer vos fichiers de conception, vos exigences de stackup, vos cibles d'imp\u00e9dance, la quantit\u00e9 et les notes d'application. Si vos fichiers ne sont pas complets, veuillez envoyer vos exigences produit et l'\u00e9tat actuel de votre conception. PCBCool pourra examiner le projet, identifier les risques de fabrication et sugg\u00e9rer la prochaine \u00e9tape vers la production.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-46d73f7c elementor-widget elementor-widget-shortcode\" data-id=\"46d73f7c\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"shortcode.default\">\n\t\t\t\t\t\t\t<div class=\"elementor-shortcode\">\t\t\t<link rel=\"stylesheet\" id=\"elementor-post-39682-css\" href=\"https:\/\/pcbcool.com\/wp-content\/uploads\/elementor\/css\/post-39682.css?ver=1783499780\" type=\"text\/css\" media=\"all\">\n\t\t\t\t\t<div data-elementor-type=\"wp-post\" data-elementor-id=\"39682\" class=\"elementor elementor-39682\" data-elementor-post-type=\"cms_block\">\n\t\t\t\t<div class=\"wd-negative-gap elementor-element elementor-element-51febcf e-flex e-con-boxed e-con e-parent\" data-id=\"51febcf\" data-element_type=\"container\" data-e-type=\"container\" data-settings=\"{&quot;background_background&quot;:&quot;classic&quot;}\">\n\t\t\t\t\t<div class=\"e-con-inner\">\n\t\t<div class=\"elementor-element elementor-element-16f16a3 e-con-full e-flex e-con e-child\" data-id=\"16f16a3\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t<div class=\"elementor-element elementor-element-7285003 e-con-full e-flex e-con e-child\" data-id=\"7285003\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t\t\t<div class=\"elementor-element elementor-element-4b32b2d elementor-widget elementor-widget-image\" data-id=\"4b32b2d\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"image.default\">\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<img loading=\"lazy\" decoding=\"async\" width=\"250\" height=\"250\" src=\"https:\/\/pcbcool.com\/wp-content\/themes\/woodmart\/images\/lazy.svg\" data-src=\"https:\/\/pcbcool.com\/wp-content\/uploads\/2026\/01\/Abraash-Vnest.jpg\" class=\"wd-lazy-fade attachment-full size-full wp-image-39685\" alt=\"Abraash Vnest\" srcset=\"\" data-srcset=\"https:\/\/pcbcool.com\/wp-content\/uploads\/2026\/01\/Abraash-Vnest.jpg 250w, https:\/\/pcbcool.com\/wp-content\/uploads\/2026\/01\/Abraash-Vnest-150x150.jpg 150w\" sizes=\"auto, (max-width: 250px) 100vw, 250px\" \/>\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<div class=\"elementor-element elementor-element-9f21258 e-con-full e-flex e-con e-child\" data-id=\"9f21258\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t\t\t<div class=\"elementor-element elementor-element-6c15cd5 wd-width-100 elementor-widget elementor-widget-wd_title\" data-id=\"6c15cd5\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"wd_title.default\">\n\t\t\t\t<div class=\"elementor-widget-container\">\n\t\t\t\t\t\t\t<div class=\"title-wrapper wd-set-mb reset-last-child wd-title-color-default wd-title-style-default wd-title-size-default text-left\">\n\n\t\t\t\n\t\t\t<div class=\"liner-continer\">\n\t\t\t\t<div class=\"woodmart-title-container title wd-fontsize-l\">Abraash Vnest | Ing\u00e9nieur de conception assistant<\/div> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<div class=\"elementor-element elementor-element-403a076 e-con-full e-flex e-con e-child\" data-id=\"403a076\" data-element_type=\"container\" data-e-type=\"container\">\n\t\t\t\t<div class=\"elementor-element elementor-element-6b590cd color-scheme-inherit text-left elementor-widget elementor-widget-text-editor\" data-id=\"6b590cd\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"text-editor.default\">\n\t\t\t\t\t\t\t\t\t<p>Abraash Vnest travaille sur des projets \u00e9lectroniques li\u00e9s \u00e0 la d\u00e9fense, avec un accent sur le d\u00e9veloppement de sch\u00e9mas, le d\u00e9pannage de circuits, les tests et la documentation technique. Il d\u00e9veloppe \u00e9galement des firmwares STM32 et met en \u0153uvre des protocoles de communication industriels tels que CAN.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<div class=\"elementor-element elementor-element-b663235 elementor-widget elementor-widget-html\" data-id=\"b663235\" data-element_type=\"widget\" data-e-type=\"widget\" data-widget_type=\"html.default\">\n\t\t\t\t\t<div class=\"custom-btn-wrapper\">\r\n  <a href=\"https:\/\/pcbcool.com\/fr\/author\/abraash-vnest\/\" class=\"custom-btn\">Lire d'autres articles par Abraash Vnest \u2192<\/a>\r\n<\/div>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"<p>Apprenez \u00e0 concevoir un empilement de circuits imprim\u00e9s \u00e0 8 couches pour une fabrication r\u00e9elle, couvrant la planification des couches, le contr\u00f4le d'imp\u00e9dance, l'optimisation de la PDN, le routage DDR4 et PCIe, les structures de vias et la revue DFM.<\/p>","protected":false},"author":12,"featured_media":48680,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"slim_seo":{"title":"Pile 8 couches de PCB : Guide de conception pour la fabrication r\u00e9elle | PCBCool","description":"Apprenez \u00e0 concevoir un empilement de circuits imprim\u00e9s \u00e0 8 couches pour une fabrication r\u00e9elle, couvrant la planification des couches, le contr\u00f4le d'imp\u00e9dance, l'optimisation de la PDN, le routage DDR4 et PCIe, les structures de vias et la revue DFM."},"footnotes":""},"categories":[113],"tags":[122],"post_folder":[],"class_list":["post-48597","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technical-guides","tag-pcb-design"],"_links":{"self":[{"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/posts\/48597","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/users\/12"}],"replies":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/comments?post=48597"}],"version-history":[{"count":5,"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/posts\/48597\/revisions"}],"predecessor-version":[{"id":48696,"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/posts\/48597\/revisions\/48696"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/media\/48680"}],"wp:attachment":[{"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/media?parent=48597"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/categories?post=48597"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/tags?post=48597"},{"taxonomy":"post_folder","embeddable":true,"href":"https:\/\/pcbcool.com\/fr\/wp-json\/wp\/v2\/post_folder?post=48597"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}