{"id":41200,"date":"2026-02-18T01:54:41","date_gmt":"2026-02-17T17:54:41","guid":{"rendered":"https:\/\/pcbcool.com\/?p=41200"},"modified":"2026-03-23T18:37:54","modified_gmt":"2026-03-23T10:37:54","slug":"pcb-via-design-guide","status":"publish","type":"post","link":"https:\/\/pcbcool.com\/fr\/technical-guides\/pcb-via-design-guide\/","title":{"rendered":"Guide de conception des vias pour la s\u00e9lection des param\u00e8tres et le placement"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Alors que la demande de vitesse et de fr\u00e9quence du signal dans les appareils \u00e9lectroniques modernes ne cesse d'augmenter, les circuits imprim\u00e9s \u00e9voluent vers des conceptions de plus en plus denses, avec la technologie d'interconnexion haute densit\u00e9 (HDI) et les conceptions multicouches qui constituent une tendance croissante.<\/p>

Compte tenu de ces tendances, la conception via a pris une importance croissante. Elle n'est pas seulement essentielle pour les connexions \u00e9lectriques ; elle joue \u00e9galement un r\u00f4le cl\u00e9 pour garantir l'int\u00e9grit\u00e9 du signal, la fabricabilit\u00e9 et les performances thermiques de la carte de circuit imprim\u00e9.<\/p>

Par cons\u00e9quent, pour les ing\u00e9nieurs et concepteurs \u00e9lectroniques modernes, il est crucial de comprendre comment la g\u00e9om\u00e9trie des vias et les limitations de fabrication affectent les d\u00e9cisions de routage et la fiabilit\u00e9 de la disposition.<\/p>

Ce guide portera sur la mani\u00e8re de g\u00e9rer correctement les vias dans la conception et la disposition des circuits imprim\u00e9s (PCB), y compris la fa\u00e7on de choisir les param\u00e8tres des vias, la fa\u00e7on de placer correctement les vias lors du routage, et les compromis pratiques \u00e0 consid\u00e9rer lors de la conception de PCB multicouches de 1 \u00e0 4 couches et de cartes plus complexes.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Comment les Vias Sont Utilis\u00e9s Lors de la Cr\u00e9ation de Plans<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Lors de la conception de circuits imprim\u00e9s, les vias sont introduits lorsque les contraintes de routage exigent qu'une piste traverse vers une autre couche. Les concepteurs commencent g\u00e9n\u00e9ralement le routage sur les couches externes et ins\u00e8rent des vias uniquement lorsque cela est n\u00e9cessaire pour \u00e9viter la congestion, maintenir des longueurs de piste courtes ou atteindre les plans internes.<\/p>

Chaque via consomme de l'espace de routage, introduit des effets parasites et augmente le co\u00fbt de fabrication. C'est pourquoi les concepteurs exp\u00e9riment\u00e9s consid\u00e8rent les vias comme des \u00e9l\u00e9ments de conception contr\u00f4l\u00e9s plut\u00f4t que de les placer automatiquement ou de mani\u00e8re excessive, qu'il s'agisse de vias traversants, aveugles, enfouis ou de microvias.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Conception des vias traversants dans les PCB<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Dans le travail de routage pratique, les vias traversants sont le choix par d\u00e9faut pour la plupart des PCB de 1 \u00e0 4 couches car ils sont universellement pris en charge par les fabricants et ne n\u00e9cessitent aucune planification de pile sp\u00e9ciale. Les concepteurs d\u00e9finissent g\u00e9n\u00e9ralement une ou deux tailles de vias traversants standard dans l'outil de CAO et les r\u00e9utilisent tout au long du routage pour maintenir la coh\u00e9rence et la fabricabilit\u00e9. Ces vias standard sont ensuite appliqu\u00e9s de mani\u00e8re coh\u00e9rente pendant le routage interactif plut\u00f4t que d'\u00eatre ajust\u00e9s par r\u00e9seau.<\/p>

Malgr\u00e9 leur simplicit\u00e9, les vias traversants pr\u00e9sentent plusieurs contraintes critiques que les ing\u00e9nieurs doivent prendre en compte dans les conceptions de circuits imprim\u00e9s avanc\u00e9s :<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Espace de routage<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

D'un point de vue de la disposition, chaque via traversante bloque les canaux de routage sur toutes les couches, c'est pourquoi les concepteurs la rapprochent souvent des pastilles des composants et \u00e9vitent de la placer dans des couloirs de routage denses. Les vias traversantes occupent de l'espace de routage sur chaque couche du circuit imprim\u00e9, m\u00eame lorsque le signal ne fait qu'une transition entre deux couches sp\u00e9cifiques.<\/p>

Ceci r\u00e9duit significativement les \u201c canaux de routage \u201d disponibles sur les couches internes. Une strat\u00e9gie courante d'att\u00e9nuation consiste \u00e0 supprimer les \u201cNon-Functional Pads\u201d (NFP), o\u00f9 les anneaux annulaires sont d\u00e9sactiv\u00e9s sur les couches o\u00f9 aucune piste n'est connect\u00e9e au via. Bien que cela r\u00e9cup\u00e8re de l'espace, le trou physique et son d\u00e9gagement associ\u00e9 restent un obstacle.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Via les param\u00e8tres<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Avant que le routage ne commence, les concepteurs de circuits imprim\u00e9s d\u00e9finissent les param\u00e8tres des vias en fonction des limites de fabrication et des exigences de la carte. Ces param\u00e8tres comprennent le diam\u00e8tre du per\u00e7age, la taille du trou fini, le diam\u00e8tre du pad, la largeur de l'anneau de masse et le d\u00e9gagement de l'anti-pad.<\/p>

Pour la plupart des cartes \u00e0 faible co\u00fbt de 1 \u00e0 4 couches, les concepteurs s\u00e9lectionnent des valeurs conservatives (par exemple, un per\u00e7age de 0,30 mm avec une pastille de 0,60 mm) afin de maximiser le rendement et d'\u00e9viter les probl\u00e8mes de fiabilit\u00e9 de placage. Des vias agressivement petits peuvent r\u00e9duire l'espace de routage, mais augmentent souvent le risque et le co\u00fbt de fabrication. Par exemple, les vias d'alimentation et de masse se voient souvent attribuer des diam\u00e8tres de per\u00e7age plus importants que les vias de signal afin de r\u00e9duire la r\u00e9sistance et d'am\u00e9liorer la capacit\u00e9 de transport de courant.<\/p>

Une fois d\u00e9finies, ces tailles de via sont verrouill\u00e9es dans les r\u00e8gles de conception, de sorte que les vias plac\u00e9s pendant le routage restent coh\u00e9rents sur l'ensemble de la carte.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Mise \u00e0 l'\u00e9chelle avec le nombre de couches (rapport d'aspect)<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Avec l'augmentation du nombre de couches, l'\u00e9paisseur totale de la carte augmente g\u00e9n\u00e9ralement aussi. En raison des limitations du rapport d'aspect (le rapport entre l'\u00e9paisseur de la carte et le diam\u00e8tre du per\u00e7age), la taille du trou via doit \u00eatre augment\u00e9e pour garantir que la chimie de placage puisse efficacement recouvrir le centre du f\u00fbt.<\/p>

Lorsque vous augmentez le diam\u00e8tre du foret, vous devez augmenter proportionnellement la taille de l'anneau annulaire pour maintenir l'int\u00e9grit\u00e9 m\u00e9canique. Comme la surface occup\u00e9e par une voie augmente au carr\u00e9 de son diam\u00e8tre, une l\u00e9g\u00e8re augmentation de la taille du foret pour une carte \u00e9paisse \u00e0 nombre \u00e9lev\u00e9 de couches entra\u00eene une perte massive de densit\u00e9 de routage sur l'ensemble de la pile.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"L'anneau\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

Int\u00e9grit\u00e9 du signal : discontinuit\u00e9 et vides de plan<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Dans les conceptions \u00e0 haute vitesse, le maintien d'un plan de r\u00e9f\u00e9rence continu (g\u00e9n\u00e9ralement la masse) est essentiel pour le contr\u00f4le de l'imp\u00e9dance. Les vias traversants n\u00e9cessitent des \u201ctrous de d\u00e9gagement\u201d ou des anti-pads dans ces plans de cuivre.<\/p>

Lorsque plusieurs vias traversants sont plac\u00e9s en ligne (comme dans un bo\u00eetier de connecteur ou un bus), ces vides circulaires peuvent fusionner pour cr\u00e9er une grande \u201cfente\u201d dans le plan de masse. Cela force le courant de retour \u00e0 emprunter un long chemin autour de la fente, augmentant l'inductance de boucle et provoquant des d\u00e9sadaptations d'imp\u00e9dance. Les concepteurs doivent souvent \u201ccontourner\u201d les traces autour de ces grandes zones vides, ce qui complique la conception et peut d\u00e9grader la qualit\u00e9 du signal.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\"Plan\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t

\"Effet \"Stub\" et Parasites<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Peut-\u00eatre que le principal inconv\u00e9nient des signaux \u00e0 haute fr\u00e9quence est le \u201cvia stub\u201d. Si un signal passe de la couche 1 \u00e0 la couche 3 sur une carte \u00e0 6 couches, la portion du f\u00fbt du via s'\u00e9tendant de la couche 3 jusqu'\u00e0 la couche 6 est \u00e9lectriquement \"superflue\".\u201d<\/p>

Cette portion inutilis\u00e9e agit comme un stub r\u00e9sonnant ou une antenne. Elle introduit :<\/p>