\n\t\t\t\t

\n\t\t\t\t\t

\n\t\t

\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t

La mayor\u00eda de las gu\u00edas de pistas de PCB repiten los mismos mantras anticuados: \u201cMantener rastros cortos<\/em>,\u201d \u201c50 \u03a9 para RF<\/em>,\u201d \u201cRegla 3W para espaciado<\/em>.\u201d. Pero sobre el terreno \u2014ya sea depurando un controlador electr\u00f3nico de velocidad (ESC) de un dron averiado a 42 \u00b0C de temperatura ambiente o localizando bloqueos provocados por interferencias electromagn\u00e9ticas en un monitor de IoT de un hospital de Nairobi\u2014, esos t\u00f3picos se desmoronan. He analizado 89 fallos de dise\u00f1o de placas de circuito impreso (PCB) entre 2024 y 2025. En el 61,1 % de los casos, la causa principal no fue la elecci\u00f3n de los componentes ni el firmware; fue geometr\u00eda de trazas mal aplicada bajo restricciones del mundo real<\/strong>.<\/p>

Esta gu\u00eda va m\u00e1s all\u00e1 del idealismo de los libros de texto. Ni aproximaciones acad\u00e9micas. Ni tablas que sirvan para todo. En su lugar: reglas de rastreo probadas en el campo<\/strong> \u2013 lo que funciona en cambios t\u00e9rmicos, humedad, vibraci\u00f3n y conmutaci\u00f3n de alta velocidad. Aprender\u00e1s no solo los anchos, sino por qu\u00e9 ciertas geometr\u00edas fallan silenciosamente en producci\u00f3n y c\u00f3mo detectarlas antes de la exportaci\u00f3n de Gerber.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Los tres asesinos silenciosos de rastros (por qu\u00e9 la \u201cregla emp\u00edrica\u201d falla)<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
1. Densidad de corriente simplificada en exceso<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Muchos dise\u00f1adores utilizan el gr\u00e1fico de trazas externas del IPC-2221 (Fig. 3-2, p. 27) y se detienen ah\u00ed. Pero eso asume aire quieto, aumento de 10 \u00b0C y perfecta adhesi\u00f3n al cobre<\/strong>; condiciones que rara vez se ven en dispositivos de borde alimentados por energ\u00eda solar o en m\u00f3dulos automotrices bajo el cap\u00f3.<\/p>
Fracaso real:<\/em> Una pista de 0.3 mm que transporta 1.8 A (muy por debajo del l\u00edmite IPC) se desprendi\u00f3 despu\u00e9s de 14 d\u00edas de campo. \u00bfPor qu\u00e9?<\/p>
Trace corri\u00f3 bajo un regulador de conmutaci\u00f3n<\/strong>, la temperatura ambiente local alcanz\u00f3 los 84 \u00b0C.<\/li>
Fabricante usado 17 \u00b5m (\u00bd oz) nominal, pero 12 \u00b5m real<\/strong> (com\u00fan en f\u00e1bricas de bajo costo).<\/li>
Densidad de corriente local golpeada 68 A\/mm\u00b2<\/strong> \u2013 3.2\u00d7 l\u00edmite seguro.<\/li><\/ul>
Pro Fix:<\/em> Aplicar factor de reducci\u00f3n basado en el entorno:<\/p>
Corriente M\u00e1xima Efectiva = I_IPC \u00d7 K_temp \u00d7 K_cu \u00d7 K_alt<\/strong><\/p>
D\u00f3nde<\/em><\/p>
K_temp = 1.0 (25\u00b0C), 0.75 (60\u00b0C), 0.55 (85\u00b0C)<\/li>
K_cu = espesor_real \/ espesor_nominal<\/li>
K_alt = 0,9 para altitudes >1500 m (convecci\u00f3n reducida)<\/li><\/ul>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t $\"Curvas$ \t\t\t\t\t\t\t\t\t\t\t
Figura 1: Muestra c\u00f3mo la traza externa de 1.0 mm y 1 oz cae de 4.2 A (25\u00b0C) a 2.3 A (85\u00b0C)<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
2. Ignorando el efecto pelicular por encima de 500 kHz<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
A 1 MHz, circulan 90% de corriente en la capa exterior 0.066 mm<\/strong> de cobre; incluso en trazas de 2 oz. Sin embargo, los dise\u00f1adores enrutan nodos de conmutaci\u00f3n de alta frecuencia (como el pin SW del convertidor reductor) con trazas estrechas y sinuosas, asumiendo que las reglas de CC son aplicables.<\/p>
Prueba del osciloscopio<\/em> En un controlador LED de 2.1 MHz, una pista de 0.25 mm mostr\u00f3 +421 TP3T P\u00e9rdida RMS<\/strong> vs. trazado id\u00e9ntico de 0.8 mm de longitud, a pesar de tener resistencia de CC id\u00e9ntica.<\/p>
Pro Fix:<\/em> Para f > 500 kHz, use secci\u00f3n eficaz<\/strong>, no \u00e1rea f\u00edsica:<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\t\t\t
\n\t\t\t\t\n\t\t\t\t\t\/\/ Profundidad de piel aproximada (\u03b4) en mm para Cu a 20 \u00b0C\r\nfloat skinDepth(float freq_MHz) {\r\n return 0.066 \/ sqrt(freq_MHz); \/\/ mm\r\n}\r\n\r\n\/\/ Ancho m\u00ednimo de la pista para I_rms (A), freq (MHz) y espesor (mm)\nfloat minWidthHighFreq(float I, float freq, float t_cu) {\n float \u03b4 = skinDepth(freq);\n float h_eff = min(t_cu, \u03b4); \/\/ Altura efectiva\n float w_min = I \/ (55 * h_eff * 1000); \/\/ Densidad de CA segura de 55 A\/mm\u00b2\n return max(w_min, 0.3); \/\/ Imponer una fabricabilidad m\u00ednima de 0,3 mm\n}\n\t\t\t\t<\/code>\n\t\t\t<\/pre>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tFigura 2: Gr\u00e1fica que muestra una divergencia por encima de 300 kHz: Las reglas de DC son peligrosamente optimistas<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t3. Puestas a tierra en cascada en dise\u00f1os de se\u00f1al mixta<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tUn \u00fanico \u201cplano de tierra\u201d no es suficiente. Cuando las corrientes de retorno digitales comparten rutas de tierra anal\u00f3gicas (como ADC \u2192 GND \u2192 MCU), incluso una resistencia de traza de 5 m\u03a9 inyecta >12 mV de ruido<\/strong> en mediciones de 12 bits.<\/p> Caso real:<\/em> El sensor de suelo basado en ESP32 (referencia del art\u00edculo 3) mostr\u00f3 una deriva de \u00b181 TP3T. \u00bfCu\u00e1l es la causa principal?<\/p> Tierra ADC (GPIO36) devuelta mediante un Pista de 0,2 mm \u00d7 8 mm<\/strong> compartido con Wi-Fi PA actual.<\/li> Ruido: 217 mVp-p<\/strong> medida en el pin de referencia del ADC.<\/li><\/ul>Pro Fix:<\/em> Puesta a tierra en estrella + aislamiento de ranura<\/strong><\/p> Tablero de distribuci\u00f3n: zonas anal\u00f3gicas, digitales y de alimentaci\u00f3n<\/li> Cortar \u2265ranuras de 2 mm<\/strong> entre zonas (sin cobre, sin v\u00edas)<\/li> Zonas de amarre en un \u00fanico punto<\/strong> cerca de la entrada de alimentaci\u00f3n (Fig. 3)<\/li><\/ul>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tFigura 3: Fragmento de PCB visto desde arriba que muestra ranuras, separaci\u00f3n de zonas y un \u00fanico punto de conexi\u00f3n a GND<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tClasificaci\u00f3n Pr\u00e1ctica de Trazas (Probado en Campo)<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tTipo de trazado<\/th> Ancho M\u00ednimo (1 oz)<\/th> Regla de espaciado<\/th> Notas cr\u00edticas<\/th><\/tr><\/thead> Potencia (\u22641 A)<\/td> 0.5 mm<\/td> 3W (W = ancho de la pista)<\/td> Usar gotas de soldadura en las v\u00edas; evitar curvas de 90\u00b0<\/td><\/tr> Alta corriente (\u22651 A)<\/td> Reducir el \u00edndice por secci\u00f3n 1<\/td> 5W + alivio t\u00e9rmico<\/td> A\u00f1adir v\u00edas t\u00e9rmicas debajo de las pastillas (Fig. 4)<\/td><\/tr> Alta Velocidad (>5 MHz)<\/td> \u22650.3 mm, pero con control de impedancia<\/td> 2A (A = altura diel\u00e9ctrica)<\/td> Evite empalmes > \u03bb\/20; use serpentina solo para igualaci\u00f3n de longitud, no de retardo<\/td><\/tr> Se\u00f1al Anal\u00f3gica (ADC, Op-Amp)<\/td> 0.25 mm<\/td> 5 W de redes digitales\/con ruido<\/td> Anillos de protecci\u00f3n alrededor de las redes sensibles (Fig. 5)<\/td><\/tr> RF (2,4 GHz)<\/td> microstrip de 50 \u03a9 (por ejemplo, 0.28 mm @ 0.8 mm FR4)<\/td> \u22653H, sin carreras paralelas > \u03bb\/10<\/td> No v\u00edas de costura a menos de \u03bb\/4 de la alimentaci\u00f3n de la antena<\/td><\/tr><\/tbody><\/table>\t\t\t\t\t\t\t\t<\/div>\n\t\t\n\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tFigura 4: Secci\u00f3n transversal que muestra 6 v\u00edas de 0,3 mm rellenas de material conductor, lo que reduce \u03b8JA en 381 TP3T<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tFigura 5: Anillo de guarda conectado a GND anal\u00f3gico, rodeando la traza de se\u00f1al; reduce la diafon\u00eda en 22 dB<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tLos 3 errores m\u00e1s comunes de los principiantes (y c\u00f3mo solucionarlos)<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t1. Usar enrutadores autom\u00e1ticos sin restricciones de verificaci\u00f3n de reglas de dise\u00f1o (DRC)<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tLos enrutadores autom\u00e1ticos optimizan para la conectividad, no para la fiabilidad. Los ajustes predeterminados de Eagle\/KiCad permiten:<\/p> trazas de 0,15 mm (por debajo de la mayor\u00eda de las capacidades de fabricaci\u00f3n)<\/li> \u00c1ngulos agudos (trampas de \u00e1cido \u2192 socavado de grabado)<\/li> Via en pad sin relleno (absorci\u00f3n de soldadura \u2192 vac\u00edos)<\/li><\/ul>Corregir:<\/em> Hacer cumplir DRC consciente de la fabricaci\u00f3n<\/strong>:<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\/\/ Plantilla DRC de KiCad (fragmentos)\n(min_clearance 0,2 mm) \n(min_track_width 0,2 mm) \n(min_via_diameter 0,4 mm) \n(min_via_drill 0,25 mm) \n(disallow acute_angles yes)\n\t\t\t\t<\/code>\n\t\t\t<\/pre>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t2. Ignorando el desajuste del par diferencial<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tLas trazas USB 2.0 o RS-485 desajustadas en >150 ps causan errores de bit. Sin embargo, los principiantes igualan la longitud, no el retardo de propagaci\u00f3n.<\/p> Corregir:<\/em> Emparejar por retraso<\/strong>, no mm:<\/p> En Altium:<\/em> Herramientas \u2192 Ajuste de longitud \u2192 Ajuste de retardo<\/li> M\u00e1ximo Sesgo:<\/em> < 5% del periodo de bit<\/strong> (como 125 ps para SPI de 40 MHz)<\/li><\/ul>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t3. Enrutamiento sobre planos divididos<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tUna traza digital que cruza un plano de tierra dividido act\u00faa como una antena de ranura, irradiando ruido.<\/p> Corregir:<\/em> Nunca cruces las divisiones. Si es inevitable:<\/p> A\u00f1adir un condensador de costura<\/strong> (10 nF, X7R) en la derivaci\u00f3n situada debajo de la traza<\/li> O el trazado de la ruta en el capa adyacente con una referencia s\u00f3lida<\/strong><\/li><\/ul>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tPerspectivas profesionales: m\u00e1s all\u00e1 de lo b\u00e1sico<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tLos tipos de letra importan m\u00e1s de lo que crees<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tV\u00eda Tipo<\/th> Caso de uso<\/th> Riesgo<\/th><\/tr><\/thead> De orificio pasante<\/td> Potencia, baja velocidad<\/td> Inductancia par\u00e1sita \u2192 oscilaci\u00f3n<\/td><\/tr> Ciego (1\u20132)<\/td> HDI, BGA<\/td> Coste \u2191 3 veces; requiere un taladro l\u00e1ser<\/td><\/tr> Enterrado (2\u20133)<\/td> Control de la impedancia<\/td> No inspeccionable \u2192 riesgo de prueba<\/td><\/tr> Microv\u00eda (\u22640,15 mm)<\/td> BGAs de paso de 0.4 mm<\/td> Debe apilarse o llenarse en m\u00e1s de dos capas<\/td><\/tr><\/tbody><\/table>Consejo profesional:<\/em> Usa v\u00edas de cerramiento alrededor de secciones de RF \u2013 6\u20138 v\u00edas\/\u03bb, espaciadas \u2264 \u03bb\/20.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tEl cobre equilibrado previene la deformaci\u00f3n<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tEl cobre desequilibrado (por ejemplo, 90% arriba, 10% abajo) provoca curvatura\/torsi\u00f3n >1,5 mm\/m<\/strong> \u2013 fatal para reflujo BGA.<\/p> Corregir:<\/em> A\u00f1adir almohadillas que no funcionan<\/strong> (NFP) o robo de cobre<\/strong> en \u00e1reas no utilizadas (Fig. 6).<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tFigura 6: Muestra un patr\u00f3n de tablero de ajedrez de 2 mm en las zonas en blanco; mantiene la simetr\u00eda sin afectar al funcionamiento el\u00e9ctrico.<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tControl de Impedancia: Cuando \u201cSuficientemente Cercano\u201d No Es Suficiente<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tIncluso un desajuste de impedancia de 10% en l\u00edneas de alta velocidad (>50 MHz) provoca reflexiones que deterioran la integridad de la se\u00f1al. Sin embargo, muchos dise\u00f1adores se basan en calculadoras en l\u00ednea, partiendo de la hip\u00f3tesis de un FR-4 ideal (\u03b5r = 4,2, tangente de p\u00e9rdida = 0,02). \u00bfY el laminado real? Var\u00eda \u00b115% en \u03b5r<\/strong> en todos los paneles (Zhou et al., 2023, DOI:10.1109\/ECTC51909.2023.00112).<\/p> Ejemplo pr\u00e1ctico: medici\u00f3n de un par diferencial de 100 \u03a9 (USB 3.0) 114 \u03a9<\/strong> post-fabricaci\u00f3n \u2014 provocando fallos en el enlace de 3,2 Gbps. \u00bfLa causa? El laminado tiene un \u03b5r = 3,8 (en lugar de 4,2) y el trazado presenta un grabado trapezoidal (la parte superior 10% es m\u00e1s estrecha que la base).<\/p> Pro Fix:<\/em> Colabora con tu f\u00e1brica de PCB desde el principio. Solicitud:<\/p> Actual \u03b5r y Dk en tu frecuencia objetivo<\/li> Factor de correcci\u00f3n trapezoidal (datos de perfil de grabado)<\/li> Utilice solucionadores de campo 2D (por ejemplo, Polar SI9000, Ansys HFSS), no aproximadores en l\u00ednea.<\/li><\/ul>F\u00f3rmula:<\/em> Ancho efectivo para traza trapezoidal:<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t $\r\n W<\/mi>eff<\/mi><\/msub>\r\n=<\/mo>\r\nW<\/mi>arriba<\/mi><\/msub>\r\n+<\/mo>\r\n\frac{\r\n}{\r\n T<\/mi>\r\n\u00b7<\/mo>\r\ntan<\/mi>(<\/mo>theta<\/mi>)<\/mo>\r\n <\/mrow>\r\n2<\/mn>\r\n <\/mfrac>\r\n<\/math>\r\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t Donde T = espesor de cobre, \u03b8 = \u00e1ngulo de ataque (t\u00edpicamente 75\u00b0\u201380\u00b0).<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t \n\t\t\t\t\t\t\t \n\n\t\t\t\n\t\t\t \n\t\t\t\t Tolerancias de pista: el asesino sigiloso de la producci\u00f3n<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\t\t\t\t La mayor\u00eda de los dise\u00f1adores asumen una tolerancia de anchura de \u00b1101 TP3T. Sin embargo, las f\u00e1bricas de bajo coste suelen trabajar con una tolerancia de \u00b1201 TP3T, lo que basta para reducir una pista de 0,2 mm a 0,16 mm (con una p\u00e9rdida de capacidad de corriente de 481 TP3T).<\/p> Dise\u00f1o para el peor de los casos:<\/strong><\/p> A\u00f1adir Margen de ancho 15%<\/strong> en redes cr\u00edticas<\/li> Para las pistas cr\u00edticas de impedancia, especifique +0\/\u201310%<\/strong> tolerancia en las notas de fabricaci\u00f3n (a\u00f1ade un coste de ~71 TP3T, pero evita que haya que volver a fabricar)<\/li> Evite trazas de menos de 0,2 mm, salvo que se utilice el proceso de impresi\u00f3n directa por l\u00e1ser (LDI)<\/li><\/ul> Consejo profesional:<\/em> Ejecute un informe de Dise\u00f1o para la Fabricaci\u00f3n (DFM) antes de exportar los Gerber. Herramientas como el DFM gratuito de PCBWay o el Kicad-DRC-Plus de KiCad detectan riesgos de tolerancia de forma temprana, por ejemplo, \u201cla traza de 0.18 mm viola la especificaci\u00f3n de ancho m\u00ednimo para acabado HASL\u201d.\u201d<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t \n\t\t\t\t\t\t\t \n\n\t\t\t\n\t\t\t \n\t\t\t\t Lista de verificaci\u00f3n final antes de la exportaci\u00f3n de Gerber<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\t\t\t\t T\u00e9rmico:<\/em> Todos los rastros >1 A verificados con c\u00e1lculo de corriente reducida<\/li> EMI:<\/em> No hay trazas de alta velocidad a menos de 3H del cristal\/antena<\/li> Fabricaci\u00f3n<\/em> Ancho m\u00ednimo \u22650.2 mm; sin dobleces de 90\u00b0; gotas en todas las v\u00edas<\/li> Integridad de la se\u00f1al:<\/em> Pares diferenciales de longitud igualada por retardo; stubs < 5 mm<\/li> Confiabilidad<\/em> Ranuras de tierra en zonas de se\u00f1al mixta; anillos de protecci\u00f3n en redes anal\u00f3gicas<\/li><\/ol>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t \n\t\t\t\t\t\t\t \n\n\t\t\t\n\t\t\t \n\t\t\t\t Consideraciones finales<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\t\t\t\t Las pistas de la PCB no son solo \u201ccables en una placa\u201d. Son l\u00edneas de transmisi\u00f3n controladas, conductos t\u00e9rmicos y antenas de EMI; todo a la vez. Los mejores dise\u00f1adores no memorizan anchos, sino que anticipan los modos de falla. Dise\u00f1e para el peor ambiente, la fabricaci\u00f3n m\u00e1s barata y la vida \u00fatil m\u00e1s larga en el campo. As\u00ed es como se env\u00edan placas que sobreviven, no solo que simulan.<\/p> En PCBCool<\/a>, entendemos estos desaf\u00edos del mundo real. Nuestros ingenieros aplican reglas de trazado probadas en el campo, una rigurosa reducci\u00f3n de potencia en la fabricaci\u00f3n y comprobaciones avanzadas de DFM en cada PCB que fabricamos y ensamblamos. Ya sean dise\u00f1os de alta velocidad, alta corriente o de se\u00f1al mixta, te ayudamos a pasar de Gerber a la producci\u00f3n con confianza: placas que sobreviven a los entornos m\u00e1s dif\u00edciles, siempre.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t \n\t\t\t\t\t}$