\n\t\t\t\t

\n\t\t\t\t\t

\n\t\t

\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t

Microvias sind kleine, per Laser gebohrte Verbindungen, die in High-Density Interconnect (HDI) Leiterplatten verwendet werden. Sie erm\u00f6glichen es Signalen, zwischen eng beieinander liegenden Lagen zu wechseln, ohne den gr\u00f6\u00dferen Platz zu beanspruchen, der f\u00fcr traditionelle Durchkontaktierungen ben\u00f6tigt wird. Dies macht sie besonders n\u00fctzlich in kompakten Leiterplattendesigns, bei denen Komponenten mit feiner Teilung, dichte Leiterbahnf\u00fchrung und begrenzter Platinenfl\u00e4che gleichzeitig ber\u00fccksichtigt werden m\u00fcssen.<\/p>

Eine Mikro-Via ist jedoch keine blo\u00dfe verkleinerte Version einer Standard-Via. Ihre Leistungsf\u00e4higkeit h\u00e4ngt davon ab, ob die Via-Struktur zuverl\u00e4ssig gebohrt, beschichtet, gef\u00fcllt, laminiert und montiert werden kann. Ein Design, das im PCB-Layout korrekt aussieht, kann dennoch Herstellungs- oder Zuverl\u00e4ssigkeitsrisiken bergen, wenn das Verh\u00e4ltnis von L\u00e4nge zu Breite, das Anschlussfeld, die Kupferf\u00fcllung oder der Laminierungsprozess nicht ordnungsgem\u00e4\u00df kontrolliert werden.<\/p>

Deshalb sind Microvia-Designregeln wichtig in Fertigung von HDI-Leiterplatten<\/a>. Sie helfen Designern und Herstellern, praktische Grenzen f\u00fcr Geometrie, Prozesskontrolle und langfristige Zuverl\u00e4ssigkeit zu definieren, bevor die Platine in die Produktion geht. In diesem Artikel werden wir die wichtigsten Design- und Fertigungsfaktoren erl\u00e4utern, die die Qualit\u00e4t, Zuverl\u00e4ssigkeit und Herstellbarkeit von Microvias in HDI-Leiterplatten beeinflussen.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

IPC-basierte Microvia Designgrenzen<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Microvia-Designregeln definieren die Herstellvorgaben f\u00fcr lasergebohrte Verbindungen in HDI-Leiterplatten, sowohl geometrisch als auch elektrisch. Diese Regeln legen Grenzwerte f\u00fcr das Verh\u00e4ltnis von Dicke zu Durchmesser, die Gr\u00f6\u00dfe der Anschlusspads, die Kupferf\u00fcllung, die Schichtreihenfolge w\u00e4hrend des Laminierens und die thermische Zuverl\u00e4ssigkeit unter zyklischer Belastung fest.<\/p>
Gem\u00e4\u00df der IPC-basierten Designrichtlinie f\u00fcr Mikrobohrungen, wie sie haupts\u00e4chlich in HDI-Aufbauten verwendet werden, ist der Bohrungsdurchmesser im Allgemeinen auf weniger als 150 \u00b5m begrenzt.<\/p>
Mikrovias sollten ein maximales Seitenverh\u00e4ltnis von 0,75 aufweisen, gemessen von der Dielektrikumdicke bis zum endg\u00fcltigen Fertigdurchmesser des Mikrovias. Dies tr\u00e4gt zur guten Kupferhaftung und zur Vermeidung von Lunkern bei, wenn die Mikrovia-\u00d6ffnung mit Kupfer gef\u00fcllt wird.<\/p>
Ein typisches Beispiel ist eine fertige 100 \u00b5m Microvia mit einer maximal zul\u00e4ssigen Dielektrikdichte von 75 \u00b5m. Wenn dieses Verh\u00e4ltnis \u00fcberschritten wird, kann es zu einer ungleichm\u00e4\u00dfigen Beschichtung am Knick der Microvia kommen, und die Kupferabscheidung an der Schnittstelle des Capture Pads kann reduziert werden.<\/p>
F\u00fcr 100 \u00b5m Laser-Mikrovia werden Capture Pad-Durchmesser \u00fcblicherweise bis zu 300 \u00b5m ausgelegt, um einen ausreichenden Ringgrund f\u00fcr eine Lage-zu-Lage-Toleranz von \u00b125 \u00b5m zu erm\u00f6glichen.<\/p>
F\u00fcr einen ausreichenden Ringbereich schreibt IPC-2226 auch eine minimale Zielauflage auf Aufnahmeauflagen vor, um die positionsbedingten Abweichungen des UV-Lasers und die Schrumpfung des Dielektrikums w\u00e4hrend jedes aufeinanderfolgenden Laminierzyklus zu ber\u00fccksichtigen.<\/p>
Die Mikrovia-Geometrie muss auch den Harzfluss w\u00e4hrend der Laminierung ber\u00fccksichtigen. Konuswinkel von 5\u00b0 bis 15\u00b0 werden verwendet, um die Kupferbedeckung zu verbessern und eingeschlossene Chemikalien w\u00e4hrend der galvanischen Beschichtung zu reduzieren. Flachbodige Via-Profile werden vermieden, da sie unter thermischer Wechselbeanspruchung zu lokalen Spannungskonzentrationen f\u00fchren k\u00f6nnen.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Sequentielle Laminierung in HDI-Aufbauten<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Bei der Konstruktion von mehrlagigen HDI-Strukturen, die gestapelte oder versetzte Mikro-Vias verwenden, ist der prim\u00e4re Herstellungsprozess die sequentielle Laminierung. Jede Aufbaulage wird separat durch mehrere sequentielle Prozesse hergestellt, darunter Laminierung, Laserbohren, Metallisierung und Bildgebung.<\/p>
Gem\u00e4\u00df IPC-2226 werden kumulative Fehler in der Z-Achsen-Registrierung \u00fcber zwei aufeinanderfolgende Stapel hinaus signifikant gr\u00f6\u00dfer. Daher sollte jeder Bohrvorgang nur eine Mikrovia-Schicht innerhalb jeder gestapelten Mikrovia-Struktur erzeugen.<\/p>
Die Auswahl der Kerndicke beeinflusst direkt die Laminierstabilit\u00e4t und die Registriergenauigkeit. HDI-Kerne werden mit einer Dicke von 100 bis 400 \u00b5m hergestellt, w\u00e4hrend die dielektrischen Aufbauw\u00e4nde im Allgemeinen aus harzbeschichteten Kupfer (RCC)-Dielektrika mit einer Dicke von 50 bis 75 \u00b5m gefertigt werden, um praktische Seitenverh\u00e4ltnisse zu erhalten.<\/p>
Die dielektrische Dicke innerhalb eines Stapels sollte gleichm\u00e4\u00dfig sein. Wenn sie nicht gleichm\u00e4\u00dfig ist, kann sich das Material w\u00e4hrend der thermischen Laminierung aufgrund einer ungleichm\u00e4\u00dfigen Harzverteilung unterschiedlich ausdehnen.<\/p>
Die Laminierungstemperaturen liegen \u00fcblicherweise zwischen 170 \u00b0C und 190 \u00b0C, abh\u00e4ngig von den Tg-Eigenschaften des verwendeten Harzsystems. Registrierungstoleranzen nach sequenzieller Laminierung k\u00f6nnen durch den Einsatz eines r\u00f6ntgenoptischen Ausrichtungssystems innerhalb von \u00b130 \u00b5m erreicht werden.<\/p>
Eine schlechte Stapelsymmetrie oder eine \u00fcberm\u00e4\u00dfige Anzahl von Aufbauzyklen kann zu Verzug f\u00fchren und die Genauigkeit der Erfassungspad-Ausrichtung bei Laserbohrvorg\u00e4ngen direkt beeintr\u00e4chtigen.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Kupferf\u00fcllung und Galvanikqualit\u00e4t<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Qualit\u00e4t der Mikro Via-Metallisierung h\u00e4ngt haupts\u00e4chlich ab von:<\/p>
Gleichm\u00e4\u00dfigkeit der Kupferf\u00fcllung<\/li>
Schichtdickenverteilung<\/li>
Lochfreie Kupferabscheidung entlang des Via-Barrel und der Capture-Schnittstelle<\/li><\/ul>
Um eine vollst\u00e4ndige Kupferf\u00fcllung ohne Hohlraum im Zentrum bei der HDI-Fertigung zu erreichen, werden \u00fcblicherweise Puls-Elektroplattierung oder intermittierende Umkehrpuls-Galvanisierung eingesetzt.<\/p>
IPC-6016 spezifiziert die erforderliche minimale Kupferplattierungsdicke f\u00fcr HDI-Strukturen. Dies basiert auf der Aufrechterhaltung einer Kupferdicke von 25 \u00b5m im Kniebereich des Mikro-Vias. Lokale Dickenschwankungen im galvanisch abgeschiedenen Kupfer sollten jedoch minimiert werden. Wenn sich zu viel Kupfer um die Via-\u00d6ffnung ansammelt, kann die \u00dcberplattierungsspannung zunehmen und w\u00e4hrend des thermischen Zyklierens ein Rissrisiko darstellen.<\/p>
Die Kupferkappen \u00fcber den gef\u00fcllten Mikro Via variieren typischerweise von 8 bis 15 \u00b5m, um eine flache Oberfl\u00e4chengeometrie f\u00fcr zuk\u00fcnftige Aufbau-Laminierungsverfahren aufrechtzuerhalten. Eine schlechte Planarisierung dieser Kupferkappen kann zu Harzerosion und einer unausgeglichenen Dielektrikumdicke in den oberen Schichten f\u00fchren.<\/p>
Bei einer gestapelten Mikrovia-Struktur sind die Zul\u00e4ssigkeitsgrenzen f\u00fcr Lufteinschl\u00fcsse \u00e4u\u00dferst gering. Selbst sehr kleine Lufteinschl\u00fcsse unter 10 \u00b5m nahe der Grenzfl\u00e4che des Capture Pads k\u00f6nnen sich bei wiederholten thermischen Zyklen zwischen -40\u00b0C und 125\u00b0C w\u00e4hrend der IPC-Zuverl\u00e4ssigkeitsqualifizierung verschlechtern.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Zuverl\u00e4ssigkeit gestapelter Mikro-Via<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Zuverl\u00e4ssigkeit von gestapelten Mikrovia-Verbindungen wird ma\u00dfgeblich durch die Spannungsakkumulation an der Schnittstelle zwischen dem Mikrovia und seinem Zielpad w\u00e4hrend Temperaturschwankungen bestimmt. Der Gro\u00dfteil der Dehnung baut sich in der Kniezone des Mikrovia auf, wo die Kupferplattierung vom Zylinder zum Zielpad \u00fcbergeht.<\/p>
Die Finite-Elemente-Analyse zeigt, dass die Spannungsintensit\u00e4t erheblich gr\u00f6\u00dfer wird, wenn die vertikale H\u00f6he von gestapelten Mikro-Vias zwei gestapelte Mikro-Vias \u00fcberschreitet. Dies ist haupts\u00e4chlich auf kumulative Fehlausrichtungen und die unterschiedliche z-Achsen-Ausdehnung von Kupfer im Vergleich zum umgebenden Dielektrikum zur\u00fcckzuf\u00fchren.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t $\"Vergleich$ \t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Erm\u00fcdungslebensdauer von Kupfer wird auch durch die w\u00e4hrend der galvanischen Abscheidung entstehende Kupferkornstruktur beeinflusst. Feine, gleichachsige K\u00f6rner, die durch Umkehrpuls-Galvanisierung erzeugt werden, weisen eine geringere Rissfortschrittsgeschwindigkeit auf als s\u00e4ulenf\u00f6rmige Kornstrukturen, die durch konventionelle Gleichstrom-Galvanisierung erzeugt werden.<\/span><\/p>
Die Korngrenzenausfall wird w\u00e4hrend des thermischen Zyklierens zwischen -40\u00b0C und +125\u00b0C zunehmend kritisch, insbesondere in Automotive- und Luft-\/Raumfahrt-HDI-Anwendungen.<\/p>
Sich fortpflanzende Eckrisse treten im Allgemeinen in Mikro-Vias auf, bei denen die lokale Plattierungsdicke weniger als 15 \u00b5m betr\u00e4gt. Mit zunehmenden thermischen Dehnungs- und Kontraktionszyklen setzt sich die Rissausbreitung innerhalb der Kupferoberfl\u00e4che fort, bis ein vollst\u00e4ndiges Versagen eintritt.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Microvia-Escape-Routing<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Dichte des Microvia-Escape-Routings wird durch mehrere Designparameter eingeschr\u00e4nkt, darunter der BGA-Pitch, die Abmessungen der Capture Pads, die Breite der Escape-Traces und die Gesamtzahl der PCB-Aufbau-Lagen.<\/p>
F\u00fcr einen BGA-Pitch von 0,5 mm verwenden g\u00e4ngige Escape-Strategien lasergebohrte Mikro-Vias bis zu 100 \u00b5m und Capture-Pads bis zu 250 \u00b5m. Mikro-Vias sind kupfergef\u00fcllt und planarisiert, um L\u00f6tfehler und Paste-Wicking w\u00e4hrend der BGA-Montage zu verhindern.<\/p>
Kupfergef\u00fcllte Mikrovias, die sich direkt unter L\u00f6tpads befinden, k\u00f6nnen w\u00e4hrend des Reflow-L\u00f6tens auch zu inkonsistenten L\u00f6tstellenvolumina f\u00fchren, was Zuverl\u00e4ssigkeitsbedenken aufwerfen kann.<\/p>
Fluchtkanalgeometrien werden basierend auf L\u00f6tstopplack-Registrierungstoleranzen berechnet. Bei einem BGA mit 0,4 mm Lochabstand und 200 \u00b5m Durchmesserkontaktoberfl\u00e4chen w\u00fcrde eine Leiterbahnfreiheit von etwa 100 \u00b5m zwischen einem Padpaar bestehen, bevor eine L\u00f6tstopplack-Expansion angewendet wird.<\/p>
Als Ergebnis erfordern viele fortschrittliche HDI-Designs modifizierte semi-additive Fertigungsverfahren, um die Leiterbahnf\u00fchrung mit Leiterbahnbreiten von weniger als 40 \u00b5m zwischen inneren Reihen bereitzustellen, ohne die Anzahl der Lagen signifikant zu erh\u00f6hen.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Impedanz und R\u00fcckpfadkontrolle<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Mikrovia-\u00dcberg\u00e4nge k\u00f6nnen lokalisierte Impedanzdiskontinuit\u00e4ten hervorrufen. Diese Diskontinuit\u00e4ten werden durch abrupte \u00c4nderungen in der Stromverteilung, Unterschiede in der Geometrie der Bezugsebene und eine ungleichm\u00e4\u00dfige parasit\u00e4re Kapazit\u00e4t von einer Seite der Via-Schnittstelle zur anderen verursacht.<\/p>
Bei Gigahertz-Frequenzen und dar\u00fcber k\u00f6nnen selbst sehr kurze Mikroverbindungsschleifen Einf\u00fcgungsverluste und Modenwandlung erzeugen, wenn die R\u00fcckpfadkontinuit\u00e4t beim \u00dcbergang von Ebene zu Ebene nicht aufrechterhalten wird.<\/p>
Blind-Mikro vies weisen in der Regel k\u00fcrzere Stummel-L\u00e4ngen auf als Durchgangs-Vias, wodurch das durch die Stummel-Induktivit\u00e4t verursachte Resonanzverhalten reduziert wird. Diese Resonanz tritt auf, wenn die Stummel-L\u00e4nge sich einem Viertel der Wellenl\u00e4nge der Anstiegszeit-Frequenz des Signals n\u00e4hert.<\/p>
Wenn beispielsweise die Restblindmikrovia-Stummell\u00e4nge 300 \u00b5m \u00fcberschreitet, kann dies die gesamte reflektierte Impedanz der Mikrovia oberhalb von 10 GHz beeinflussen, abh\u00e4ngig von der Dielektrizit\u00e4tskonstante und der Ausbreitungsgeschwindigkeit.<\/p>
Zur Aufrechterhaltung der elektrischen Signalintegrit\u00e4t zwischen Microvia-Lagen muss die Masse-R\u00fcckleitung eine ausreichende Kopplung gew\u00e4hrleisten. Dies minimiert die Schleifeninduktivit\u00e4t und hilft, die elektromagnetische Kopplung zwischen dem Microvia-Signal\u00fcbergang und dem Microvia-Referenzebenen\u00fcbergang zu erhalten.<\/p>
Das Boden-Microvia wird typischerweise 250 bis 500 \u00b5m vom Hochgeschwindigkeitssignal-Microvia entfernt platziert. Eine vergr\u00f6\u00dferte Distanz zwischen Signal- und Referenzplane\u00fcberg\u00e4ngen f\u00fchrt zu einer gr\u00f6\u00dferen Schleifenfl\u00e4che, erh\u00f6hten lokalen elektromagnetischen Emissionen und einem Ungleichgewicht der differentiellen Impedanz.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t $\"Platzierung$ \t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Der Durchmesser der Anschlussfl\u00e4che beeinflusst auch die parasit\u00e4re Kapazit\u00e4t um den Mikrovia-Zylinder. Ein gr\u00f6\u00dferer Durchmesser der Anschlussfl\u00e4che erzeugt mehr parasit\u00e4re Kapazit\u00e4t, was zu lokalisierten Impedanzabf\u00e4llen in der N\u00e4he des Mikrovia-Zylinders f\u00fchren und die Gleichm\u00e4\u00dfigkeit von Hochgeschwindigkeitskan\u00e4len verringern kann, wenn sie in der N\u00e4he mehrerer HDI-Leiterbahnen gef\u00fchrt werden.<\/span><\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Bohrungsregistrierung f\u00fcr Laser<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Genauigkeit des Laserbohrens hat einen direkten Einfluss darauf, wie viele Mikrobohrungen untergebracht werden k\u00f6nnen, wie zuverl\u00e4ssig Anschlussfl\u00e4chen sind und wie genau die Schichtregistrierung gebildet wird.<\/p>
Bei UV-Lasern kann die Positionstoleranz \u00b120 \u00b5m erreichen. CO\u2082-Lasersysteme weisen aufgrund ihrer h\u00f6heren thermischen Wirkung auf das Dielektrikum eine etwas gr\u00f6\u00dfere Positionstoleranz auf. Bei Designs mit feiner Teilung wird bei einem Erfassungspad-Durchmesser von weniger als 225 \u00b5m der Registrierungsfehler kritisch.<\/p>
Kumulative Toleranzen bestimmen, wie Kontaktfl\u00e4chen gefertigt werden m\u00fcssen. Diese Toleranzen umfassen schrumpfbedingte Schrumpfung, Abbildungsverschiebungen, Bohrichtungsabweichungen und Unterschiede in den W\u00e4rmeausdehnungskoeffizienten zwischen Materialien.<\/p>
Wenn die Fertigma\u00dftoleranz eines Microvias \u00b120 \u00b5m betr\u00e4gt und der Fertigdurchmesser des Microvias 100 \u00b5m ist, sollte der Durchmessers des Anschlussfeldes 250 \u00b5m betragen, um nach der Laminierung eine ausreichende Ring\u00fcberdeckung zu gew\u00e4hrleisten.<\/p>
Eine weitere Sorge betrifft die Genauigkeit der dielektrischen Entfernung am Boden des Vias. Bei zu hoher Laserenergie kann die Kupferfolie unter dem Dielektrikum besch\u00e4digt oder thermisch abgebaut werden. Dies kann eine starke metallurgische Verbindung verhindern und die Verbindung schw\u00e4chen.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
DFM- und DFA-Einschr\u00e4nkungen<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die wichtigsten limitierenden Faktoren f\u00fcr die Herstellbarkeit von HDI (High-Density Interconnect) sind die Lasertoleranz, die Gleichm\u00e4\u00dfigkeit der Kupferf\u00fcllung und die pr\u00e4zise sequentielle Laminierung. In den meisten Herstellungsprozessen verwenden Mikrobohrungen einen Mindestdurchmesser zwischen 75 \u00b5m und 100 \u00b5m, w\u00e4hrend die Anschlussfl\u00e4chen gr\u00f6\u00dfer als 225 \u00b5m sein m\u00fcssen, um eine akzeptable Ausbeute zu gew\u00e4hrleisten.<\/p>
Eine hohe Dichte von Mikrovias tr\u00e4gt zu kumulativen Positionsfehlern \u00fcber Lagen hinweg bei, insbesondere bei gestapelten Mikrovia-Strukturen.<\/p>
Aus Sicht der Montage verwenden Fine-Pitch-BGAs h\u00e4ufig ein Via-in-Pad-Design. Diese Mikro-Vias m\u00fcssen vor dem L\u00f6ten mit Kupfer gef\u00fcllt und planarisiert werden, damit sich das Kupfer w\u00e4hrend des Reflow-L\u00f6tens nicht aus der L\u00f6tstelle zieht.<\/p>
Unzureichend gef\u00fcllte Mikro-Vias k\u00f6nnen das Lotvolumen reduzieren und die Wahrscheinlichkeit von Head-in-Pillow-Defekten erh\u00f6hen. Harzverlust um gekappte Mikro-Vias kann w\u00e4hrend des thermischen Zyklierens auch zu lokalisierten Spannungskonzentrationen f\u00fchren.<\/p>
Die Inspektionsf\u00e4higkeit stellt eine weitere Einschr\u00e4nkung dar. Die HDI-Dichte ist begrenzt durch die F\u00e4higkeit von AOI-Systeme<\/a> um Leiterbahnen und Vias unter 50 \u00b5m zuverl\u00e4ssig zu inspizieren. Hohlr\u00e4ume in Mikro-Vias k\u00f6nnen in den meisten F\u00e4llen nur durch R\u00f6ntgeninspektion oder destruktive Querschnittsanalyse entdeckt werden.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Abschlie\u00dfende Gedanken<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Microvias erm\u00f6glichen Leiterplatten mit hoher Integrationsdichte (HDI) eine feinere Leitungsf\u00fchrung, eine h\u00f6here Verbindungsdichte und einen kompakteren Anschluss an das Geh\u00e4use. Ihre Zuverl\u00e4ssigkeit h\u00e4ngt jedoch von weit mehr als nur der Lochgr\u00f6\u00dfe ab. Die Via-Geometrie, die Kupferf\u00fcllung, die Qualit\u00e4t der Beschichtung, die Laminiersequenz und die Registriergenauigkeit m\u00fcssen alle f\u00fcr den Herstellungsprozess realistisch sein.<\/p>
F\u00fcr Ingenieure, die an Feinraster-BGA, Hochgeschwindigkeits- oder anderen fortgeschrittenen HDI-Anwendungen arbeiten, ist eine fr\u00fchzeitige \u00dcberpr\u00fcfung der Herstellbarkeit unerl\u00e4sslich. Eine Mikrovia-Struktur, die im Layout funktioniert, muss auch f\u00fcr das Lasern, die Kupferf\u00fcllung, die sequenzielle Laminierung, die Inspektion, die Montage und die langfristige thermische Zuverl\u00e4ssigkeit geeignet sein.<\/p>
PCBCool<\/a> unterst\u00fctzt HDI-Leiterplattenprojekte von der fr\u00fchen Design-\u00dcberpr\u00fcfung bis zur Fertigung und Montage. Wenn Ihr Projekt gestapelte Mikrovia, Via-in-Pad-Strukturen, Feinsatz-BGA-Escaperouting oder hohe HDI-Zuverl\u00e4ssigkeitsanforderungen beinhaltet, kann unser Team die Herstellbarkeitsrisiken vor der Produktion bewerten und praktische Fertigungsunterst\u00fctzung bieten.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
H\u00e4ufig gestellte Fragen (FAQ)<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\n\t\t
\n\t\t\t\t\t\t\t\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tWird die AOI-Inspektion an jeder Platine durchgef\u00fchrt?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t
A: Nicht immer. Es h\u00e4ngt vom Hersteller, dem spezifischen Projekt und den Kundenanforderungen ab. Bei Projekten mit h\u00f6heren Zuverl\u00e4ssigkeitsanforderungen, wie z. B. in der Medizintechnik und Automobilindustrie, wird AOI typischerweise auf jeder Platine durchgef\u00fchrt.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\n\t\t
\n\t\t\t\t\t\t\t\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tQ7: K\u00f6nnen Kunden AOI-Inspektionsstandards festlegen?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t
Ja. F\u00fcr Projekte mit besonderen Qualit\u00e4tsanforderungen kann PCBCool kundendefinierte Inspektionspriorit\u00e4ten, Abnahmekriterien, Toleranzbereiche oder spezifische Fehlerkontrollanforderungen befolgen.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t
\t\t\t\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t $\"Sehr$ \t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Abraash Vnest | Assistent-Konstrukteur<\/div> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Abraash Vnest arbeitet an verteidigungsbezogenen Elektronikprojekten, mit Schwerpunkt auf Schaltplanentwicklung, Fehlersuche, Pr\u00fcfung und technischer Dokumentation. Er entwickelt zudem STM32-Firmware und implementiert industrielle Kommunikationsprotokolle wie CAN.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t
\r\n Weitere Artikel von Abraash Vnest lesen \u2192<\/a>\r\n<\/div>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"
Erfahren Sie die wichtigsten Designregeln f\u00fcr Mikrovia in der HDI-Leiterplattenherstellung, einschlie\u00dflich des Seitenverh\u00e4ltnisses, der Capture Pads, der Kupferf\u00fcllung, der Zuverl\u00e4ssigkeit von gestapelten Mikrovia, der Impedanzkontrolle und der DFM-\u00dcberpr\u00fcfung.<\/p>","protected":false},"author":12,"featured_media":48248,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"slim_seo":{"title":"Microvia-Designregeln f\u00fcr die HDI-Leiterplattenfertigung | PCBCool","description":"Erfahren Sie die wichtigsten Designregeln f\u00fcr Mikrovia in der HDI-Leiterplattenherstellung, einschlie\u00dflich des Seitenverh\u00e4ltnisses, der Capture Pads, der Kupferf\u00fcllung, der Zuverl\u00e4ssigkeit von gestapelten Mikrovia, der Impedanzkontrolle und der DFM-\u00dcberpr\u00fcfung."},"footnotes":""},"categories":[113],"tags":[122],"post_folder":[],"class_list":["post-48155","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technical-guides","tag-pcb-design"],"_links":{"self":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts\/48155","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/users\/12"}],"replies":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/comments?post=48155"}],"version-history":[{"count":5,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts\/48155\/revisions"}],"predecessor-version":[{"id":48257,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts\/48155\/revisions\/48257"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/media\/48248"}],"wp:attachment":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/media?parent=48155"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/categories?post=48155"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/tags?post=48155"},{"taxonomy":"post_folder","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/post_folder?post=48155"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}