\n\t\t\t\t

\n\t\t\t\t\t

\n\t\t

\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t

Bei der Untersuchung von Leiterplattenlayouts betrachten viele Menschen das Stitchen von Vias als unbedeutend, da sie normalerweise als kleine, sich wiederholende Objekte dargestellt werden, die repetitiv angeordnet sind und oft einem industriellen Muster \u00e4hneln.<\/p>

Die meisten Ingenieure werden Stitching-Vias verwenden, nachdem sie das Routing ihrer Leiterplatte abgeschlossen und Kupfer gef\u00fcllt haben. Sie f\u00fcgen typischerweise einige Stitching-Vias entlang des Umfangs der Leiterplatte hinzu und halten dies f\u00fcr akzeptabel. Sie funktionieren nicht immer, daher ist es wichtig, Stitching-Vias richtig zu verwenden.<\/p>

Die meisten erkennen nicht, dass gestochene Vias Teil der elektromagnetischen Struktur der Leiterplatte (PCB) sind und die R\u00fcckpfade steuern. Sie reduzieren die Emissionen elektromagnetischer Interferenz (EMI) von der Leiterplatte, erh\u00f6hen die W\u00e4rmeleitf\u00e4higkeit des Kupfers und bieten der Leiterplatte sogar zus\u00e4tzliche mechanische Stabilit\u00e4t. Sobald Ingenieure gestochene Vias als strukturelles Element ihrer Leiterplatte betrachten, werden sie eine verbesserte Leistung auf ihren Leiterplatten feststellen.<\/p>

Dieser Artikel liefert keine Regeln f\u00fcr die Verwendung von Stitching-Vias im Hinblick auf allgemeine Designrichtlinien, sondern begr\u00fcndet, warum Stitching-Vias wichtig sind und wie sie richtig eingesetzt werden.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t

\n\t\t\t\t\t\t\t

\n\n\t\t\t\n\t\t\t

\n\t\t\t\t

Was ein Stich-Via tats\u00e4chlich bewirkt<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Vereinfacht ausgedr\u00fcckt wird ein \"Stitching Via\" verwendet, um Kupferbereiche zwischen verschiedenen Lagen auf einer Leiterplatte (PCB) zu verbinden. Genauer gesagt verbindet es Masseverbindungen, die bei mehrlagigen PCB-Designs typischerweise unterbrochen sind. Diese einfache Erkl\u00e4rung vermittelt jedoch nicht viel \u00fcber die Absicht der Verbindungen.<\/p>
Erdungsebenen, die in Mehrlagen-Leiterplattendesigns erstellt werden, weisen mehrere Verbindungsebenen auf. Ohne Durchkontaktierungen g\u00e4be es nur wenige Verbindungspunkte zwischen diesen Ebenen (Die-Pads und Montagepads). Dies w\u00fcrde dazu f\u00fchren, dass sich die Erdungsebene aufgrund des ungleichm\u00e4\u00dfigen Stromflusses und von Impedanzproblemen falsch verh\u00e4lt.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t $\"PCB-Stitching-Vias$ \t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Das Anbringen von Vias unterst\u00fctzt die Einrichtung niederimpedanter Pfade vertikal zwischen den Leiterplattenlagen. Diese vertikale Verbindung erf\u00fcllt einige kritische Funktionen.<\/p>
Eine M\u00f6glichkeit besteht darin, den R\u00fcckstrompfad zu verbessern. Hochfrequente und schnelle Signale sowie digitale Logikpegel sind f\u00fcr ihren ordnungsgem\u00e4\u00dfen Betrieb stark auf eine kontinuierliche Referenzebene angewiesen. Wenn keine Referenzebene vorhanden ist oder eine L\u00fccke in der Referenzebene besteht, muss das R\u00fccksignal einen l\u00e4ngeren Weg zur\u00fccklegen, was aufgrund der vergr\u00f6\u00dferten Schleifenfl\u00e4che zu einer hohen EMI im Bereich der Leiterbahn f\u00fchren kann, wodurch Fehlfunktionen entstehen. Eine Verbindungstechnik (Stitching Via) reduziert die Gesamtl\u00e4nge der vertikalen Stromschleife und senkt somit den jeweiligen induktiven Widerstand.<\/p>
Der zweite Punkt ist die Aufrechterhaltung der \u00dcbertragung eines elektromagnetischen Feldes. Eine gestickte Durchkontaktierung fungiert als Absperrung um eine Hochgeschwindigkeitstransmission oder den Rand einer Platine und eliminiert nahezu Strahlung und reduziert die Empfindlichkeit der Platine.<\/p>
Sobald die Auswirkungen der N\u00e4hte mittels des Details (aktuelle Schleifensteuerung und Eind\u00e4mmung elektromagnetischer Felder) verstanden sind, wird ein Entwurf nicht mehr mit einer zuf\u00e4lligen Methode zur Erf\u00fcllung dieser Funktion entwickelt.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Stitching-Vias und R\u00fcckstromkontrolle<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Annahme, dass sich der R\u00fcckstrom auf einer Leiterplatte gleichm\u00e4\u00dfig \u00fcber die Massefl\u00e4che verteilt, kann zu Problemen beim Design der Platine f\u00fchren. In Wirklichkeit verteilt sich der R\u00fcckstrom nicht gleichm\u00e4\u00dfig, wenn er von der Last zur Quelle zur\u00fcckkehrt. Der R\u00fcckstrom folgt dem Weg des geringsten Widerstands, der im Allgemeinen vertikal nach unten durch die Massefl\u00e4che unter der Signalspur verl\u00e4uft und somit einen vertikalen R\u00fcckstrompfad bildet.<\/p>
Wenn die Signalf\u00fchrung von einer Seite der Platine \u00fcber ein Via-Loch zur anderen Seite verl\u00e4uft, besteht die Gefahr, dass kein R\u00fcckstrompfad vorhanden ist, da auf beiden Seiten des Via-Lochs eine andere Referenzebene liegt. In diesem Fall wird der R\u00fcckstrom gezwungen, seitlich \u00fcber die Referenzebene zu wandern, um die n\u00e4chstgelegene Verbindung zum Ursprung zu finden, und infolgedessen vergr\u00f6\u00dfert sich die Schleifenfl\u00e4che. Die Vergr\u00f6\u00dferung der Schleifenfl\u00e4che f\u00fchrt zu erh\u00f6hter Abstrahlung und Rauschemission von der Last.<\/p>
Um die elektromagnetische Interferenzen (EMI) zu minimieren, bieten Sie, wenn Sie Stichtr\u00e4gervias nahe dem Signal-Via platzieren, einen vertikalen R\u00fcckweg f\u00fcr den R\u00fcckstrom. Die Hinzuf\u00fcgung des Stichtr\u00e4gervias wird die EMI-Probleme signifikant reduzieren. Die Platzierung von Stichtr\u00e4gervias geschieht typischerweise, nachdem Ingenieure EMV-Tests nicht bestanden haben. Sie nehmen dann die notwendigen Anpassungen vor und stellen eine drastische Reduzierung der Emissionen fest.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Umrandungsstiche an Brettkanten<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Board Edge Stitching wird h\u00e4ufig in Hochfrequenz- und Hochgeschwindigkeits-Digitaldesigns eingesetzt.<\/p>
Wenn man sich RF-Platinen ansieht, kann man typischerweise eine Reihe von Masse-Vias am Umfang\/Rand der Leiterplatte erkennen. Da Stitching-Vias entlang der R\u00e4nder angeordnet sind, entsteht eine quasi-Hohlraumstruktur (die oberen und unteren Massefl\u00e4chen sind in regelm\u00e4\u00dfigen Abst\u00e4nden verbunden und bilden somit eine Barriere gegen Randstrahlung).<\/p>
Dies ist von besonderer Bedeutung f\u00fcr schnellere Edge-Designs, wie DDR, PCIe, USB 3.x oder HF-Sender. Selbst wenn Ihr Design nicht strikt HF ist, verhalten sich schnelle digitale Signale wie HF-Signale.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t $\"N\u00e4hen$ \t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Abst\u00e4nde sind hier wichtig, da die Vias ihre Funktion als Fence nicht mehr erf\u00fcllen, wenn sie zu weit voneinander entfernt sind. Eine gute Faustregel f\u00fcr den Abstand ist, ihn unter 1\/10 der Wellenl\u00e4nge der h\u00f6chsten relevanten Frequenz zu halten. Viele Designer verwenden jedoch Abst\u00e4nde zwischen 2 mm und 5 mm, abh\u00e4ngig von ihren Designbeschr\u00e4nkungen.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Thermische Vorteile von Stanzverbindungen<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Meistens konzentrieren wir uns bei der Verwendung von Stitiching-Vias auf EMI-Probleme. Allerdings helfen Stitching-Vias auch thermisch. Kupferfl\u00e4chen k\u00f6nnen W\u00e4rme \u00fcber die Platine verteilen; wenn Sie jedoch auf einer Kupferlage erw\u00e4rmen und die Kupferlage auf einer anderen Lage nicht richtig mit der ersten Lage verbunden ist, wird die W\u00e4rme nicht so effizient abgef\u00fchrt.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t $\"Thermische$ \t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Durch die Platzierung von Thermal Via's in Hochleistungsbereichen der Schaltung schaffen Sie einen vertikalen thermischen Pfad oder die M\u00f6glichkeit, dass W\u00e4rme vertikal durch die verschiedenen Kupferlagen und nicht nur horizontal flie\u00dft. Diese vertikalen thermischen Pfade k\u00f6nnen insbesondere bei Leistungskomponenten wie MOSFETs, Spannungsreglern und LEDs hilfreich sein.<\/p>
In bestimmten F\u00e4llen platzieren Designer eine Anordnung von Thermovias direkt unter den Pads. Technisch gesehen bietet dies nicht die gleichen Arten von Durchkontaktierungen wie Bodendurchkontaktierungen am Umfang der Platine. Dennoch bietet es einen \u00e4hnlichen Vorteil, mehrere Durchkontaktierungen in vertikaler Leitf\u00e4higkeit zu verbinden.<\/p>
Betrachten Sie daher bei Hotspots auf Ihren Leiterplatten nicht nur die Anwendung von mehr Kupfer, sondern denken Sie daran, alle Kupferleiterbahnen und Schichten vertikal zu verbinden.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
N\u00e4hen in der N\u00e4he von Hochgeschwindigkeitsleitungen<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Signalintegrit\u00e4t und EMI im Hochgeschwindigkeitstrouting sind miteinander verbunden. Wenn eine Leiterbahn auf einer Referenzebene kontinuierlich (ohne Unterbrechungen) verl\u00e4uft, bleiben die Felder von der Leiterbahn gr\u00f6\u00dftenteils \u00fcber ihr eingeschlossen. Sobald die Referenzebene unterbrochen ist oder die Leiterbahn eine Unterbrechung kreuzt, sind die Felder nicht mehr eingeschlossen.<\/p>
Als Beispiel, wenn differenzielle Leiterbahnen auf einer Lage gef\u00fchrt werden, die von einer kontinuierlichen Bezugsebene wechselt, wird die Signalintegrit\u00e4t verbessert, wenn Stichvias nahe der differenziellen Leiterbahn platziert werden, um lokale R\u00fcckpfade bereitzustellen. Einige Designer werden in RF-Anwendungen zus\u00e4tzlich zu den R\u00fcckpfaden Via-Z\u00e4une neben den Leiterbahnen anbringen. Diese Stich-Technik reduziert die \u00dcbersprechung und verbessert die Isolation zwischen empfindlichen Schaltungen.<\/p>
Wenn die Best\u00fcckung \u00fcberm\u00e4\u00dfig erfolgt, steigen die Gesamtkosten und die Komplexit\u00e4t der Fertigung. Es kommt auf das Gleichgewicht an, \u00e4hnlich wie bei allen Aspekten des PCB-Designs.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Hersteller\u00fcberlegungen<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
In Layout-Software ist es einfach, Stanz-Vias zu erstellen. Das Hinzuf\u00fcgen von Stanz-Vias erh\u00f6ht jedoch die f\u00fcr deren Bohren ben\u00f6tigte Zeit und kann eine negative Auswirkung auf die Produktg\u00fcte haben.<\/p>
Sehr dichte Vias erh\u00f6hen ebenfalls die Herstellungskosten. Wenn Sie Mikro-Vias hinzuf\u00fcgen, steigen die Kosten weiter. Au\u00dferdem kann die Platzierung zu vieler Vias nahe den R\u00e4ndern der Leiterplatte potenziell die strukturelle Integrit\u00e4t der Leiterplatte beeintr\u00e4chtigen, wenn sie nicht korrekt dimensioniert sind.<\/p>
Um Probleme zu vermeiden, ist es wichtig, fr\u00fchzeitig Ihren Leiterplattenhersteller zu kontaktieren und sich nach der minimalen Bohrergr\u00f6\u00dfe, den Einschr\u00e4nkungen des Seitenverh\u00e4ltnisses und den Anforderungen an den Ring zu erkundigen.<\/p>
Stitch-Vias m\u00fcssen elektrisch funktionsf\u00e4hig und herstellbar sein. Wenn man ein Stitch-Via entwirft, das nicht konstant und zuverl\u00e4ssig gefertigt werden kann, ist dessen Entwurf wertlos.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Wenn gestickte Vias nicht ben\u00f6tigt werden<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Nicht jede Platine sollte mit aggressiven Stichlagen \u00fcberdesignet sein. Die meisten zweiseitigen Leiterplatten mit geringer Geschwindigkeit werden auch ohne eine dichte Anzahl von Stichlagen gut funktionieren. Beispielsweise sind Massefl\u00e4chen und Kupferf\u00fcllungen auf zweiseitigen Leiterplatten oft ausreichend, um eine gute Schaltungsleistung zu erzielen.<\/p>
\u00dcberm\u00e4\u00dfiges Design einer Leiterplatte kann die Kosten aufbl\u00e4hen, ohne die Leistung zu verbessern; daher ist die Ingenieursreife, die erforderlich ist, um zu wissen, wann die Technik angewendet werden soll, genauso wichtig wie die Ingenieursreife, die erforderlich ist, um zu wissen, wann die Technik nicht angewendet werden soll.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Nahtpr\u00fcfung und EMV-Pr\u00fcfung<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Die Bedeutung des N\u00e4hens mittels Stich im Rahmen der EMV-Pr\u00fcfung wird auch von zahlreichen Ingenieuren verstanden.<\/p>
Es gibt F\u00e4lle, in denen ein Board im Labortest erfolgreich ist, aber anschlie\u00dfend bei St\u00f6raussendungspr\u00fcfungen versagt. Beispiele f\u00fcr einfache Abhilfema\u00dfnahmen sind Kupferband, zus\u00e4tzliche Massekabel oder eine Neukonstruktion mit ausreichender Anzahl von Durchkontaktierungen (Stitching).<\/p>
H\u00f6chstwahrscheinlich sind Probleme mit der Masse eine Hauptursache f\u00fcr diese Ausf\u00e4lle. Platinen, die EMV-Tests regelm\u00e4\u00dfig bestehen, legen gro\u00dfen Wert auf Details hinsichtlich ihrer Masseverbindungen und beinhalten typischerweise Masse an oder nahe bei Steckverbindern und Platinenr\u00e4ndern sowie eine angemessene Menge an Masse in Hochgeschwindigkeitsbereichen.<\/p>
Es ist wirtschaftlicher, die Nahtf\u00fchrung in den anf\u00e4nglichen Entwicklungsphasen richtig zu gestalten, anstatt das Produkt nach seinem Versagen neu zu entwerfen.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Mechanische Stabilit\u00e4t und Stitches<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Ein weiterer, oft nicht ber\u00fccksichtigter Vorteil ist die mechanische Unterst\u00fctzung, die durch gestitchte Vias (eingen\u00e4hte Durchkontaktierungen) geboten wird. Gestitchte Vias k\u00f6nnen zur mechanischen Integrit\u00e4t beitragen, indem sie mehrere Lagen miteinander verbinden, was die Wahrscheinlichkeit verringert, dass gro\u00dfe Kupferfl\u00e4chen auf einer Leiterplatte aufgrund von thermischer Belastung delaminieren oder sich verformen.<\/p>
In automobilen und industriellen Umgebungen, die anf\u00e4llig f\u00fcr Vibrationen sind, tr\u00e4gt diese zus\u00e4tzliche mechanische Unterst\u00fctzung zur Erh\u00f6hung der Lebensdauer und Zuverl\u00e4ssigkeit einer Leiterplatte bei.<\/p>
Erneut ist dies nicht der Hauptzweck von gestanzten Vias, aber es ist ein Bonus.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
H\u00e4ufige Fehler, die Ingenieure machen<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Der erste Fehler ist im Allgemeinen, zuf\u00e4llig Stitching-Vias zu platzieren, nachdem das Routing abgeschlossen ist. Da nicht verstanden wird, wo der Strom flie\u00dft, k\u00f6nnen Stitching-Vias manchmal keine Hilfe sein.<\/p>
Zweitens platzieren einige Ingenieure Stitching-Vias zu weit von einer angrenzenden Signal\u00fcbergangsfl\u00e4che. Ein Stitching-Via, das 10 mm vom Signal-Via entfernt ist, kann den R\u00fcckstrom nicht effektiv leiten.<\/p>
Ein dritter h\u00e4ufiger Fehler ist das gelegentliche Vergessen, Stitiching-Vias zu Power-Planes hinzuzuf\u00fcgen. Die Masse ist nicht die einzige Referenz auf der Platine.<\/p>
Schlie\u00dflich werden einige Ingenieure \u00fcberm\u00e4\u00dfig viele Verbindungspunkte (Stitching Vias) verwenden, was das Routing erschwert und die Platinenkosten erheblich erh\u00f6ht.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Abschlie\u00dfende Gedanken<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Nicht zuletzt sind durchkontaktierte Stitching-Vias kleine Komponenten, die durch ihre Auswirkung auf die EMV-Leistung, die Signalintegrit\u00e4t, die W\u00e4rmeableitung und die mechanische Festigkeit eine sehr gro\u00dfe Rolle in einer Schaltung spielen. Sie sind keine Sch\u00f6nheiten und auch in Werbebildern nicht visuell ansprechend. Dennoch werden sie oft mit einem versierten Platinendesigner in Verbindung gebracht.<\/p>
Professionelle Ingenieure f\u00fcgen Stitching-Vias nicht aufgrund einer schriftlichen Anforderung hinzu. Sie f\u00fcgen sie hinzu, weil sie Kenntnisse \u00fcber die Stromrichtung und das Leitf\u00e4higkeitsmuster aus dem Feld besitzen. Stitching-Vias spiegeln tiefere Eigenschaften des PCB-Designs und die Detailgenauigkeit des Designers wider.<\/p>
Bei PCBCool bieten wir sowohl professionelle Leiterplattenfertigungs- als auch Leiterplattenbest\u00fcckungsdienste an, mit der Prozessf\u00e4higkeit, die f\u00fcr anspruchsvolle Designs erforderlich ist. Mit fortschrittlichen CNC-Bohrmaschinen und Laserbohrger\u00e4ten k\u00f6nnen wir Leiterplatten mit einem minimalen Lochdurchmesser von 0,08 mm herstellen und Kunden so unterst\u00fctzen, feinere Via-Strukturen und engere Designanforderungen in hochdichten Anwendungen zu realisieren.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
H\u00e4ufig gestellte Fragen (FAQ)<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\n\t\t
\n\t\t\t\t\t\t\t\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tWird die AOI-Inspektion an jeder Platine durchgef\u00fchrt?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t
A: Nicht immer. Es h\u00e4ngt vom Hersteller, dem spezifischen Projekt und den Kundenanforderungen ab. Bei Projekten mit h\u00f6heren Zuverl\u00e4ssigkeitsanforderungen, wie z. B. in der Medizintechnik und Automobilindustrie, wird AOI typischerweise auf jeder Platine durchgef\u00fchrt.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\n\t\t
\n\t\t\t\t\t\t\t\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tQ7: K\u00f6nnen Kunden AOI-Inspektionsstandards festlegen?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t
Ja. F\u00fcr Projekte mit besonderen Qualit\u00e4tsanforderungen kann PCBCool kundendefinierte Inspektionspriorit\u00e4ten, Abnahmekriterien, Toleranzbereiche oder spezifische Fehlerkontrollanforderungen befolgen.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t
\t\t\t\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t
\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t $\"Sehr$ \t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
Abraash Vnest | Assistent-Konstrukteur<\/div> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
Abraash Vnest arbeitet an verteidigungsbezogenen Elektronikprojekten, mit Schwerpunkt auf Schaltplanentwicklung, Fehlersuche, Pr\u00fcfung und technischer Dokumentation. Er entwickelt zudem STM32-Firmware und implementiert industrielle Kommunikationsprotokolle wie CAN.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t
\r\n Weitere Artikel von Abraash Vnest lesen \u2192<\/a>\r\n<\/div>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"
Lernen Sie, was Stitching via in der Leiterplattenentwicklung ist, wie es sich auf EMI, Signalintegrit\u00e4t und thermische Leistung auswirkt und wann Sie es tats\u00e4chlich in einem realen Leiterplattenlayout ben\u00f6tigen.<\/p>","protected":false},"author":12,"featured_media":45301,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"slim_seo":{"title":"Was ist eine Durchkontaktierung (Stitching Via) im PCB-Design und ben\u00f6tigen Sie sie? | PCBCool","description":"Lernen Sie, was Stitching via in der Leiterplattenentwicklung ist, wie es sich auf EMI, Signalintegrit\u00e4t und thermische Leistung auswirkt und wann Sie es tats\u00e4chlich in einem realen Leiterplattenlayout ben\u00f6tigen."},"footnotes":""},"categories":[113],"tags":[122],"post_folder":[],"class_list":["post-45241","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technical-guides","tag-pcb-design"],"_links":{"self":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts\/45241","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/users\/12"}],"replies":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/comments?post=45241"}],"version-history":[{"count":5,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts\/45241\/revisions"}],"predecessor-version":[{"id":45300,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts\/45241\/revisions\/45300"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/media\/45301"}],"wp:attachment":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/media?parent=45241"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/categories?post=45241"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/tags?post=45241"},{"taxonomy":"post_folder","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/post_folder?post=45241"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}