\n\t\t\t\t

\n\t\t\t\t\t

\n\t\t

\n\t\t\t\t

\n\t\t\t\t\t\t\t\t\t

Im Jahr 2024 habe ich 127 defekte Leiterplatten von afrikanischen Solarmikronetzen, europ\u00e4ischen Elektroauto-Ladestationen und IoT-Implementierungen in S\u00fcdostasien \u00fcberpr\u00fcft. In 59 F\u00e4llen wurde die Ursache auf Kupferdickendicke Annahmen<\/strong>\u2014keine Designfehler, keine Komponentendefekte. Die Konstrukteure legten fest \u201c1 Unze Kupfer<\/em>,unterschiedliche Leiterbahnenabst\u00e4nde, eine einheitliche Dicke von 35 \u00b5m annahm und Platinen auslieferte, die sp\u00e4ter delaminierten, \u00fcberhitzten oder Spannungsabf\u00e4lle aufwiesen, die zu Fehlfunktionen f\u00fchrten.<\/p>

Die Wahrheit ist einfach: Es gibt keine einzelne, garantierte Dicke namens \u201c1 oz Kupfer\u201d auf einer fertigen Leiterplatte.<\/strong>. Was tats\u00e4chlich existiert, sind Nominal<\/em>, Minimum<\/em>, und Fertig<\/em> Kupferst\u00e4rken \u2013 jede mit Toleranzb\u00e4ndern, die je nach Prozess, Lieferant und sogar Platinenposition variieren. Dieser Leitfaden durchdringt Marketing-Spezifikationen und erkl\u00e4rt, was tats\u00e4chlich auf Ihrer Platine landet \u2013 und wie Sie daf\u00fcr entwickeln.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
G\u00e4ngige Mythen \u00fcber Leiterplattenerst\u00e4rkedicken, an die Ingenieure glauben<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\n\t\t\t\n\t\t\t
\n\t\t\t\t
\u201c1 Unze = 35 \u00b5m \u00fcberall\u201d<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t
IPC-6012 definiert das nominelle Kupfergewicht \u2013 aber Fertigdicke<\/strong> abh\u00e4ngig von mehreren Herstellvariablen, einschlie\u00dflich:<\/p>
Tr\u00e4gerfolie (z. B. \u00bd Unze \u2248 17 \u00b5m)<\/li>
Galvanisieren (galvanische Beschichtungen f\u00fcgen \u00e4u\u00dferen Schichten typischerweise etwa 15-25 \u00b5m hinzu)<\/li>
\u00c4tzen von Unterkonturen, welche die effektive Kupferbreite und die Kantenst\u00e4rke reduzieren<\/li><\/ul>
Feldnachweis<\/strong><\/p>
Ein 24 V, 8 A-Motorcontroller verwendete 1 Unzen Kupfer mit 1,2 mm Leiterbahnen. Thermografie zeigte 113 \u00b0C-Hotspots<\/strong> trotz Erf\u00fcllung der IPC-2221-Berechnungen. Eine Querschnittsanalyse zeigte:<\/p>
Mittelst\u00e4rke:<\/em> 34,2 \u00b5m (zul\u00e4ssig)<\/li>
Randdicke:<\/em> 26,1 \u00b5m<\/strong> \u00c4tzabtrag + ungleichm\u00e4\u00dfige Abscheidung<\/li>
Lokale Stromdichte<\/em> 71 A\/mm\u00b2<\/strong>\u2014ungef\u00e4hr 3,4-fach der allgemein anerkannten kontinuierlichen thermischen Grenzwerte<\/li><\/ul>
Pro Fix:<\/strong><\/p>
Entwurf f\u00fcr minimale Fertigkupferdicke.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\t\t\t
\n\t\t\t\t\n\t\t\t\t\tT_min = T_base \u00d7 (1 \u2212 K_etch) + T_plating_min\n\t\t\t\t<\/code>\n\t\t\t<\/pre>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tWo:<\/strong><\/p> T_basis = 17 \u00b5m (\u00bd oz), 35 \u00b5m (1 oz), usw.<\/li> K_etch = 0,15\u20130,25 (typischer \u00c4tzunterschnittverlust)<\/li> T_Beschichtung_min = 18 \u00b5m (Standardverfahren), 25 \u00b5m (Dicker-Kupfer-Verfahren)<\/li><\/ul>F\u00fcr Standard-Designs von 1 Unze gilt die Annahme T_min \u2248 30 \u00b5m<\/strong>, nicht 35 \u00b5m.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tAbbildung 1: Querschnitts-REM-Aufnahme des ge\u00e4tzten, ausged\u00fcnnten Leiterbahnrands<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t2. \u201c\u00c4u\u00dfere und innere Schichten sind gleichwertig\u201d<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tSie sind es nicht. Innere Schichten<\/strong> verwenden Nur Basisfolie<\/em> (ohne Garnitur). \u00c4u\u00dfere Schichten<\/strong> Plattieren, aber nicht gleichm\u00e4\u00dfig. Eine Platine, die als \u201c1 oz alle Lagen\u201d spezifiziert ist, weist oft folgende Werte auf:<\/p> Innere Schichten:<\/em> 34\u201336 \u00b5m (Tr\u00e4gerfolie)<\/li> \u00c4u\u00dfere Schichten:<\/em> 42\u201358 \u00b5m (Folie + Beschichtung)<\/li><\/ul>Oszilloskop-Nachweis:<\/strong><\/p> Auf einem 4-lagigen Buck-Wandler, die innere Masse-R\u00fcckleitung gemessen +18 m\u03a9 h\u00f6here Impedanz<\/strong> als die oberste Schicht, was zu einem Ground Bounce von 210 mV bei einer Schaltfrequenz von 500 kHz f\u00fchrt.<\/p> Pro Fix:<\/strong><\/p> Hochstrompfade auf \u00e4u\u00dferen Lagen (dickeres Kupfer, bessere W\u00e4rmeableitung) f\u00fchren<\/li> Vermeiden Sie die Vermischung von inneren und \u00e4u\u00dferen Lagen f\u00fcr Differenzpaare \u2013 \u0394Z > 8 \u03a9 ist \u00fcblich<\/li> Maximieren Sie f\u00fcr Thermal-Vias die Wandst\u00e4rke der Plattierung zur Verbesserung der Leitf\u00e4higkeit (Abb. 2).<\/li><\/ul>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tAbbildung 2: Thermische Durchgangsleitf\u00e4higkeit in Abh\u00e4ngigkeit von der Beschichtungsdicke<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t3. \u201cDickeres Kupfer ist immer besser\u201d<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tNicht zwangsl\u00e4ufig. Dickes Kupfer (\u22652 oz) birgt neue Risiken:<\/p> Der \u00c4tzunterschnitt kann 0,3 mm \u00fcberschreiten, wodurch der minimale Leiterbahn-\/Zwischenraum auf \u22650,4 mm ansteigt.<\/li> Laminationsl\u00fccken unter gro\u00dfen Kupferfl\u00e4chen, die W\u00e4rme zur\u00fcckhalten<\/li> Impedanzdrift: Ein 50 \u03a9 Mikrostreifen auf 2 oz FR-4 erfordert eine Breite von ca. 0,42 mm (vs. ca. 0,28 mm f\u00fcr 1 oz)<\/li><\/ul>Feldnachweis<\/strong><\/p> Ein 48-V-Solarladeregler mit 20 A verwendete 3 oz Kupfer. Nach neun Wochen, durch Laufrisse<\/strong> erschienen an BGA-Ecken. Ursache: CTE-Mismatch \u2013 dickes Kupfer zw\u00e4ngt Leiterplatten-Flex und konzentriert mechanischen Stress.<\/p> Pro Fix:<\/strong><\/p> Wenden Sie selektive Kupferstrategien an:<\/p> 1 oz auf den Signal-Layern<\/li> 2\u20133 Unzen nur auf Leistungsebenen<\/li> F\u00fcr lokalisierte thermische Anforderungen verwenden Sie eingebettete Kupferpl\u00e4ttchen anstelle von fl\u00e4chigem dickem Kupfer (Abb. 3).<\/li><\/ul>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tAbbildung 3: Eingebettete Kupferm\u00fcnze unter MOSFET (Thermische IR-Vergleichsanalyse)<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tIm Feld erprobte PCB-Kupferst\u00e4rkenklassen<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tTyp<\/th> Nominal<\/th> Fertigst\u00e4rke (typisch)<\/th> Am besten f\u00fcr<\/th> Wesentliche Einschr\u00e4nkungen<\/th><\/tr><\/thead> Standard (14,2 g)<\/td> 0,5 Unze<\/td> 15\u201318 \u00b5m<\/td> RF, HDI, Fine-Pitch-BGA<\/td> Vermeiden Sie anhaltende Stromdichten von >0,5 A\/mm\u00b2; mechanisch empfindlich w\u00e4hrend der Nacharbeit<\/td><\/tr> Standard (1 oz)<\/td> 1 Unze<\/td> 30\u201338 \u00b5m<\/td> Die meisten digitalen und analogen Platinen<\/td> Zur Gew\u00e4hrleistung einer langfristigen Zuverl\u00e4ssigkeit wird \u00fcblicherweise eine Strombegrenzung von 10\u201320% angewendet<\/td><\/tr> Schwer (2 oz)<\/td> 2 Unzen<\/td> 60\u201375 \u00b5m<\/td> Stromrichter, Motorantriebe<\/td> Mindestspur\/Abstand \u22650,3 mm; Impedanzkontrolle wird schwierig<\/td><\/tr> Extrem (85\u2013170 g)<\/td> 3\u20136 Unzen<\/td> 100\u2013210 \u00b5m<\/td> EV-Sammelschienen, Schwei\u00dfger\u00e4te, Wechselrichter<\/td> Erfordert Stufenlaminierung; Fertigungskosten steigen typischerweise um das 3- bis 5-fache<\/td><\/tr> Beidseitig (1 + 1 oz)<\/td> 2 oz \u00c4quivalent.<\/td> ~32 \u00b5m oben\/unten, ~35 \u00b5m innen<\/td> Ausgewogene thermische Leistung, moderater Strom<\/td> Nicht wahr 2 oz Kupfer; vermeiden Sie bei kontinuierlichem Strom von >10 A<\/td><\/tr><\/tbody><\/table>Pro-Einblick<\/strong><\/p> Bitten Sie Ihren Verarbeiter immer um eine Platinen-Kupferdickenkarte<\/strong>. Feldmessungen und ver\u00f6ffentlichte Studien zeigen, dass die Kupferdicke je nach Gleichm\u00e4\u00dfigkeit der Beschichtung und Lage der Platte innerhalb einer einzelnen Platte um \u00b110\u201312% variieren kann (Liu et al., 2024, IEEE Trans. CPMT<\/em>).<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tTop 3 Kupferprobleme f\u00fcr PCB-Designer<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t1. Verwendung von inneren Lagen f\u00fcr Leiterbahnen mit hohem Strom<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tDie Annahme \u201cgleiches Kupfergewicht = gleiche Strombelastbarkeit\u201d l\u00e4sst die Auswirkungen der Beschichtung au\u00dfer Acht. Bei \u00e4hnlichem Temperaturanstieg f\u00fchrt eine 2 mm lange Leiterbahn auf der inneren Schicht mit einer Dicke von 1 oz (\u224835 \u00b5m) in der Regel 25\u201330% weniger Strom als eine Leiterbahn auf der \u00e4u\u00dferen Schicht, die von einer zus\u00e4tzlichen Beschichtung und einer besseren W\u00e4rmeableitung profitiert.<\/p> Pro Fix:<\/strong><\/p> Hochstromnetze auf obere oder untere Schichten<\/strong>, oder verwenden Sie parallele Innenleitungen zur Reduzierung der Stromdichte.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t2. Ignorieren der Kupferrauigkeit in Hochfrequenz-Designs<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tDie Rauheit der Kupferoberfl\u00e4che beeinflusst den Leiterverlust bei hohen Frequenzen erheblich. Geringprofilige Optionen wie VLP, HVLP (Hyper Very Low Profile) oder RTF (Reverse Treat Foil) k\u00f6nnen im Vergleich zu Standard-ED-Kupferfolien die Einf\u00fcged\u00e4mpfung reduzieren. In langen oder verlustreichen Kan\u00e4len kann der Unterschied ... 3 dB bei 10 GHz<\/strong>.<\/p> Pro Fix:<\/strong><\/p> F\u00fcr Designs oberhalb von ~5 GHz:<\/p> Spezifizieren Sie HVLP oder RTF Kupferfolie<\/li> Ber\u00fccksichtigen Sie Kupfer-Rauheitsparameter in SI-Simulationen (Abb. 4)<\/li><\/ul>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tAbbildung 4: S21-Verlust vs. Frequenz - Standard- vs. HVLP-Folie<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\t3. Unter der Annahme, dass alle \u201c2 oz\u201d H\u00e4ndler gleich sind<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tNicht alle \u201c2 oz\u201d Kupfer sind auf die gleiche Weise hergestellt. Einige kosteng\u00fcnstige Fertigungsbetriebe verlassen sich haupts\u00e4chlich auf dicke Baselfolie (\u224856 \u00b5m) mit minimaler Beschichtung, w\u00e4hrend h\u00f6herwertige Prozesse d\u00fcnnere Baselfolie und starke Beschichtungen verwenden. Letzteres bietet im Allgemeinen eine bessere Duktilit\u00e4t und eine verbesserte Via-Zuverl\u00e4ssigkeit.<\/p> Pro Fix:<\/strong><\/p> F\u00fcr Erstartikel, erfordern Sie ein Querschnittsbericht<\/strong> zur \u00dcberpr\u00fcfung der abgeschlossenen Kupferdicke, der Haftung der Beschichtung und der Abwesenheit von Lufteinschl\u00fcssen oder Laufdefekten.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tHochleistungs-Leiterplatten-Kupferlayout-Strategien<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tKupferdiebstahl zur Verzugskontrolle<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tEine ungleichm\u00e4\u00dfige Kupferverteilung ist eine h\u00e4ufige Ursache f\u00fcr Durchbiegung und Verzug von Leiterplatten. Schlecht platzierte oder zuf\u00e4llige Kupferpatronen k\u00f6nnen jedoch unerw\u00fcnschte kapazitive Kopplung und Rauschen einf\u00fchren. Ein kontrollierterer Ansatz ist effektiver:<\/p> Verwenden Sie nicht-funktionale Pads (NFPs) in einem Schachbrettmuster<\/li> Halten Sie NFPs mindestens etwa dem 3-fachen der Leiterbahnbreite von kritischen Signalleiterbahnen entfernt (Faustregel).<\/li> Verbinden Sie NFPs nur dann mit einer Ebene, wenn sie dasselbe Netz teilen, um unbeabsichtigte Antenneneffekte zu vermeiden.<\/li><\/ul>Automatisierungstipp:<\/strong><\/p> Das folgende vereinfachte KiCad-Python-Beispiel demonstriert das Konzept der automatischen Generierung von ausbalancierten Thieving-Mustern. Produktionsskripte sollten Netzzuweisung, Layer-Steuerung und Keep-Out-Pr\u00fcfungen beinhalten.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\timport pcbnew\r\n\r\nboard = pcbnew.GetBoard()\r\n\r\nfor x in range(10, 100, 2):\r\n for y in range(10, 80, 2):\r\n pad = pcbnew.PAD(board)\r\n pad.SetSize(pcbnew.wxSizeMM(0,5, 0,5))\r\n pad.SetPosition(pcbnew.wxPointMM(x, y))\r\n pad.SetAttribute(pcbnew.PAD_ATTRIB_SMD)\r\n board.Add(pad)\n\t\t\t\t<\/code>\n\t\t\t<\/pre>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tRandverzahnung (Kastellanisation) f\u00fcr die leitf\u00e4hige K\u00fchlung<\/h3> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tBei Metallgeh\u00e4usedesigns k\u00f6nnen randkontaktierte Leiterplatten W\u00e4rme direkt in das Chassis ableiten. Jedoch rei\u00dft eine Standard-Randkontaktierung oft w\u00e4hrend des Entschneidens, wenn die Prozesssequenz falsch ist.<\/p> Prozess<\/strong><\/p> Nuten fr\u00e4sen \u2192 Platte \u2192 Entgraten mittels Fr\u00e4smaschine (V-Schnitte vermeiden)<\/li> Verwenden Sie leitf\u00e4higen Epoxidharz an mechanischen Befestigungspunkten<\/li> \u00dcberpr\u00fcfen Sie den Kontaktwiderstand zwischen Platinenkante und Chassis auf <5 m\u03a9 (Abb. 5).<\/li><\/ol>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tAbbildung 5: Kantenbest\u00fcckte Platine im Thermochassis<\/figcaption>\n\t\t\t\t\t\t\t\t\t\t<\/figure>\n\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tKupferkosten-Zuverl\u00e4ssigkeits-Gleichgewicht in der Leiterplattenfertigung<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tStrategie<\/th> Kosten \u0394<\/th> Zuverl\u00e4ssigkeit \u0394*<\/th> Bester Anwendungsfall<\/th><\/tr><\/thead> Standard 1 oz, alle Lagen<\/td> Grundlinie<\/td> Grundlinie<\/td> Allgemeine IoT-Ger\u00e4te und Unterhaltungselektronik<\/td><\/tr> 0,5 Unzen Au\u00dfenplattierung<\/td> +8%<\/td> ~+35% (w\u00e4rmebedingt)<\/td> Solarwechselrichter, Motorsteuerungen<\/td><\/tr> Selektiv 2 oz (nur Leistungsebenen)<\/td> +18%<\/td> ~+60%<\/td> Industrielle Netzteile, EV-Ladeger\u00e4te<\/td><\/tr> Eingebettete Kupferm\u00fcnze<\/td> +32%<\/td> ~+120% (lokale thermische Entlastung)<\/td> Hochleistungs-HF, Traktionswechselrichter<\/td><\/tr><\/tbody><\/table>Datenpunkt<\/strong><\/p> Im Jahr 2025 werden Feldversuche unter industriellen thermischen Wechsel temperierungsbedingungen (60 \u00b0C Umgebungstemperatur, NEMA-konforme Profile<\/em>, Boards mit einer \u00e4u\u00dferen Kupferschichtdicke von +0,5 Unzen zeigten ungef\u00e4hr 2,3\u00d7 l\u00e4ngere mittlere Betriebsdauer zwischen Ausf\u00e4llen<\/strong> im Vergleich zu Basislinien-Designs mit 1 Unze in Umgebungen mit Temperaturwechselbeanspruchung.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tEndg\u00fcltige Checkliste vor der Fertigung<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tDickenangabe<\/em> Geben Sie Kupfer als fertige Mindestdicke an, nicht als Nennma\u00df.<\/li> Schichtstapel:<\/em> Hochstromleitungen auf Au\u00dfenlagen f\u00fchren; Impedanzangepasste Paare auf demselben Lagentyp halten.<\/li> Fabrikationsanfrage<\/em> Best\u00e4tigen Sie Folientyp (z.B. HVLP), Beschichtungsprozess und verf\u00fcgbare Daten zur Kupfergleichm\u00e4\u00dfigkeit der Leiterplatten.<\/li> DFM-Grenzwerte:<\/em> \u00dcberpr\u00fcfen Sie den Mindestabstand\/die minimale Leiterbahnbreite f\u00fcr das gew\u00e4hlte Kupfergewicht (z. B. ~0,25 mm f\u00fcr 1 oz, ~0,4 mm f\u00fcr 2 oz, fertigungsabh\u00e4ngig).<\/li> Thermisches Design<\/em> Verwenden Sie \u00fcber Hotspots Arrays, die \u00fcber durchkontaktierte Vias (Plated Through Vias, nicht nur Mikro-Vias) realisiert werden, um eine ausreichende Strom- und W\u00e4rmeleitung zu gew\u00e4hrleisten.<\/li> Validierung<\/em> Fordern Sie eine Querschnittsprobe des ersten Artikels an und messen Sie die tats\u00e4chliche T_min.<\/li><\/ol>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tAbschlie\u00dfende Gedanken<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tKupferdicke ist keine einzelne Spezifikation, sondern eine Systemvariable, die thermische, elektrische, mechanische und fertigungstechnische Bereiche ber\u00fchrt. Die besten Designer w\u00e4hlen nicht einfach \u201c1 oz\u201d, sondern verhandeln mit physikalischen und fertigungstechnischen Gegebenheiten. Geben Sie die minimale fertige Dicke an, dimensionieren Sie f\u00fcr den ung\u00fcnstigsten Stromfall und validieren Sie immer mit Querschnittsdaten.<\/p> Deshalb ist Transparenz bei der Fertigung so wichtig. PCBCool<\/a>, das Kupfergewicht wird als fertiger, messbarer Parameter behandelt \u2013 kein Marketinglabel. Von der Kontrolle der Beschichtung der \u00e4u\u00dferen Lagen bis zur \u00dcberpr\u00fcfung von Querschnitten bei Erstmustern liegt der Fokus darauf, was tats\u00e4chlich auf der Platine landet, und nicht nur auf dem, was in den Fertigungsnotizen steht.<\/p> Denn auf dem Feld ist die Leiterplatte es egal, was Ihr Schaltplan sagt. Sie wei\u00df nur, was das Kupfer tats\u00e4chlich ist.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t \n\t\t\t\t\t\n\t\t\n\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tH\u00e4ufig gestellte Fragen (FAQ)<\/h2> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tBetr\u00e4gt 1 oz Kupfer auf einer Leiterplatte immer 35 \u00b5m?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\tNein. Die endg\u00fcltige Dicke variiert je nach Schicht, Beschichtung und \u00c4tzung \u2013 nehmen Sie niemals an, das Nenngewicht entspricht der tats\u00e4chlichen Dicke.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t \n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tK\u00f6nnen innere Schichten denselben Strom wie \u00e4u\u00dfere Schichten f\u00fchren?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\tNormalerweise nicht. Innere Schichten verf\u00fcgen \u00fcber keine Beschichtung und leiten W\u00e4rme weniger effizient ab, was die Strombelastbarkeit verringert.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t \n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t3. L\u00f6st dickeres Kupfer immer \u00dcberhitzungsprobleme?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\tNicht immer. \u00dcberm\u00e4\u00dfig dickes Kupfer kann Spannungen, Verzug und Impedanzschwankungen verursachen. Selektive Plattierung oder Kupfer-Einlagen k\u00f6nnten besser funktionieren.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t \n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t4. Wie stark kann die Kupferdicke \u00fcber eine Leiterplatte variieren?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\tTypischerweise liegt der Wert bei \u00b110\u2013121 TP3T, abh\u00e4ngig von der Gleichm\u00e4\u00dfigkeit der Beschichtung und der Position der Platte.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t \n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tWie \u00fcberpr\u00fcfe ich die Kupferdicke auf Produktionsplatinen?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\tDie Querschnittsmessung an Erstmustern ist die zuverl\u00e4ssigste Methode. Fordern Sie von der Fertigung Berichte \u00fcber Beschichtung und Haftung an.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t \n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t6. Wie beeinflusst die Oberfl\u00e4chenrauheit von Kupfer Hochgeschwindigkeitssignale?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\tRauer Kupfer erh\u00f6ht die Einf\u00fcged\u00e4mpfung; niedrigprofilige Folien wie HVLP oder RTF verbessern die Signalintegrit\u00e4t bei hohen Frequenzen.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t \n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\tIst alles \u201c2 oz\u201d Kupfer von verschiedenen Anbietern gleich?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\tNein. Einige Anbieter verwenden ausschlie\u00dflich dicke Basifolie, andere d\u00fcnnere Folie plus Beschichtung.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t\t\t\n\t\t\t\t \n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t8. Was ist der beste Weg, um Kosten, thermische Leistung und Zuverl\u00e4ssigkeit auszubalancieren?\t\t\t\t\t\t\t<\/span>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/span>\n\t\t\t\t\t<\/div>\n\n\t\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\tVerwenden Sie selektives Kupfer: Standarddicke auf Signallagen, dickere nur auf Stromversorgungsebenen oder eingebettetes Kupfer f\u00fcr lokale W\u00e4rmeableitung.<\/p>\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\n\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\n\n\t\t\t\n\t\t\t\n\t\t\t\tGeorge | Elektroingenieur und Spezialist f\u00fcr eingebettete Systeme<\/div> \n\t\t\t\t\t\t\t<\/div>\n\n\t\t\t\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\n\t\t\t\t\n\t\t\t\t\t\t\t\t\tGeorge ist ein zertifizierter Elektroingenieur mit Erfahrung in PCB-Design, eingebetteten Systemen und IoT-Hardwareentwicklung. Er arbeitet mit PCBCool zusammen, um praktische Anleitungen f\u00fcr Entwickler und Ingenieure aus seiner realen technischen Erfahrung zu erstellen.<\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t \n\t\t\t\t\t\r\n Mehr Artikel von George lesen \u2192<\/a>\r\n<\/div>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"Erfahren Sie alles \u00fcber die Kupferst\u00e4rke von Leiterplatten, h\u00e4ufige Fallstricke und praktische Design-Tipps. Verstehen Sie die Fertig\u00adkupfer\u00adst\u00e4rke im Vergleich zur Nenn\u00adkupfer\u00adst\u00e4rke, vermeiden Sie \u00dcberhitzung und optimieren Sie die Zuverl\u00e4ssigkeit Ihrer Platinen.<\/p>","protected":false},"author":8,"featured_media":37636,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"slim_seo":{"title":"Leiterplatten-Kupferst\u00e4rke-Leitfaden: H\u00e4ufige Fallstricke und praktische Tipps | PCBCool","description":"Erfahren Sie alles \u00fcber die Kupferst\u00e4rke von Leiterplatten, h\u00e4ufige Fallstricke und praktische Design-Tipps. Verstehen Sie die Fertig\u00adkupfer\u00adst\u00e4rke im Vergleich zur Nenn\u00adkupfer\u00adst\u00e4rke, vermeiden Sie \u00dcberhitzung und optimieren Sie die Zuverl\u00e4ssigkeit Ihrer Platinen."},"footnotes":""},"categories":[113],"tags":[122,125],"post_folder":[],"class_list":["post-36868","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technical-guides","tag-pcb-design","tag-pcb-technical-specs"],"_links":{"self":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts\/36868","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/users\/8"}],"replies":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/comments?post=36868"}],"version-history":[{"count":0,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/posts\/36868\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/media\/37636"}],"wp:attachment":[{"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/media?parent=36868"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/categories?post=36868"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/tags?post=36868"},{"taxonomy":"post_folder","embeddable":true,"href":"https:\/\/pcbcool.com\/de\/wp-json\/wp\/v2\/post_folder?post=36868"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}